IBM เปิดตัวชิป Nanostack 0.7nm พร้อมทรานซิสเตอร์ 100 พันล้านตัว บรรลุประสิทธิภาพการใช้พลังงานเพิ่มขึ้น 70%

IBM ประกาศเมื่อวันที่ 25 มิถุนายน เกี่ยวกับชิป nanostack ที่โหนด 0.7 นาโนเมตร ซึ่งมีทรานซิสเตอร์เกือบ 100 พันล้านตัว พร้อมสถาปัตยกรรมสามมิติแนวตั้ง เมื่อเทียบกับชิป 2 นาโนเมตรของ IBM จากปี 2021 การออกแบบใหม่นี้มอบความหนาแน่นของทรานซิสเตอร์เกือบ 2 เท่า ประสิทธิภาพที่ดีขึ้นสูงถึง 50% และการปรับปรุงประสิทธิภาพการใช้พลังงานสูงถึง 70% พร้อมการปรับขนาด SRAM ที่ดีขึ้น 40% แนวทางทรานซิสเตอร์แบบซ้อนกัน 3 มิติ ซึ่งพัฒนาที่ศูนย์วิจัยของ IBM ในออลบานี รัฐนิวยอร์ก และนำเสนอที่ VLSI 2026 ช่วยแก้ไขข้อจำกัดแบนด์วิธหน่วยความจำบนชิปสำหรับตัวเร่งความเร็ว AI

IBM มองเห็นเส้นทางสู่การนำไปผลิตเชิงพาณิชย์ภายในห้าปี ราวปี 2031 บริษัทคาดการณ์ว่าสถาปัตยกรรม nanostack สามารถรองรับการปรับขนาดเซมิคอนดักเตอร์อย่างต่อเนื่องได้อย่างน้อยหนึ่งทศวรรษ ขยายกฎของมัวร์ ในขณะที่การย่อขนาดแบบสองมิติแบบดั้งเดิมต้องเผชิญกับข้อจำกัดทางกายภาพ ชิปดังกล่าวยังคงเป็นต้นแบบวิจัยที่ได้สาธิตการทำงานของ CMOS ที่ใช้งานได้จริง