TSMC активно створює систему масового виробництва PLP, що може значно підвищити ефективність виробництва AI-чипів

robot
Генерація анотацій у процесі
Новини Mars Finance, 15 червня, згідно з повідомленням etnews, TSMC використовуватиме наступне покоління технології пакування напівпровідників «планшетне пакування (PLP)» у прямій конкуренції з Samsung Electronics. PLP може значно підвищити виробничу ефективність AI-чипів, і з урахуванням того, що TSMC посилено готується до масового виробництва, боротьба за лідерство між нею та першопрохідцем цього ринку — Samsung Electronics — здається неминучою. За інформацією індустріальних джерел 15 червня, TSMC створює ланцюг постачання матеріалів, компонентів та обладнання (MCE), щоб побудувати свою систему масового виробництва PLP. Наразі TSMC веде переговори з внутрішніми та міжнародними компаніями MCE щодо інвестицій у обладнання. Згідно з повідомленнями, TSMC планує почати масове виробництво PLP вже наступного року, що розглядається як суттєвий крок у напрямку досягнення цієї мети. PLP — це технологія, яка полягає у розрізанні вже виготовлених кристалів (чипів) з готових пластин (вафель), а потім пакуванні їх на прямокутних панелях для виробництва кінцевої продукції. Вона контрастує з «пакуванням на рівні вафлі (WLP)», яке виконується на круглих вафлях. При пакуванні чипів на круглій вафлі крайові області не можуть бути використані для виготовлення чипів і підлягають утилізації — що знижує продуктивність. У той час як пакування на прямокутних панелях дозволяє виробляти безвідходне виробництво чипів. За стандартом, прямокутна панель розміром 600×600 мм може виробляти приблизно у п’ять-шість разів більше чипів порівняно з популярною 300 мм (12-дюймовою) вафлею. На даний момент Samsung Electronics має перевагу у технології PLP. Після придбання цього бізнесу у Samsung Electro-Mechanics у 2019 році, компанія постійно нарощує технологічні можливості, застосовуючи цю технологію у мобільних процесорах (AP) та IC для управління живленням (PMIC). У порівнянні з цим, TSMC раніше була більш пасивною щодо PLP, оскільки вона вже закріпила свої позиції у сфері контрактного виробництва завдяки традиційному пакуванню на рівні вафлі (WLP). Однак із стрімким зростанням ринку AI-чипів ситуація змінилася — PLP здатне підвищити виробництво AI-чипів і сприяти створенню великих AI-чипів. Тому TSMC активно просуває цю технологію з 2024 року. Очікується, що вже цього року компанія побудує та запустить прототипову лінію виробництва, а після оцінки її продуктивності — перейде до масштабного масового виробництва приблизно наступного року. За повідомленнями, TSMC вже уклала контракт з одним із глобальних клієнтів AI-чипів. Зі зростанням темпів впровадження PLP у TSMC конкуренція з Samsung Electronics, ймовірно, посилиться. Samsung також планує розширити застосування PLP з поточних AP та PMIC до високопродуктивних обчислювальних чипів (HPC), таких як AI-напівпровідники. Крім того, популярна як основа для AI-чипів — скляна підкладка — ймовірно, також буде застосована у цій технології PLP, що свідчить про можливу боротьбу за лідерство між Samsung Electronics та TSMC на ринку наступного покоління підкладок. Один із представників галузі зазначив: «Не лише Samsung Electronics і TSMC, а й багато компаній, що займаються зовнішнім контрактним пакуванням (OSAT), активно входять у ринок технології PLP», — і додав: «Очікується жорстка конкуренція, і ринок також зростатиме».
Переглянути оригінал
Ця сторінка може містити контент третіх осіб, який надається виключно в інформаційних цілях (не в якості запевнень/гарантій) і не повинен розглядатися як схвалення його поглядів компанією Gate, а також як фінансова або професійна консультація. Див. Застереження для отримання детальної інформації.
  • Нагородити
  • Прокоментувати
  • Репост
  • Поділіться
Прокоментувати
Додати коментар
Додати коментар
Немає коментарів
  • Закріплено