IBM كشفت عن بنية رقاقات بأبعاد أقل من 1 نانومتر تُسمى nanostack، تحوي ما يقرب من 100 مليار ترانزستور عند عقدة 0.7 نانومتر، عُرضت في مؤتمر VLSI 2026. التصميم ثلاثي الأبعاد يحقق كفاءة طاقة أعلى بنسبة تصل إلى 70% وكثافة ترانزستور تبلغ ضعفًا تقريبًا مقارنة بشريحة IBM ذات 2 نانومتر من عام 2021، وتستهدف أعباء عمل مسرعات الذكاء الاصطناعي مع تحسن بنسبة 40% في تحجيم SRAM. تتوقع IBM Research أن بنية nanostack تدعم استمرار تحجيم أشباه الموصلات لعقد من الزمن على الأقل، لمواجهة الضغوط المتزايدة في الصناعة مع بلوغ الانكماش ثنائي الأبعاد التقليدي حدودًا فيزيائية تشمل النفق الكمومي وتبديد الحرارة.
IBM تقدم بنية ترانزستور Nanostack ثلاثية الأبعاد
يتمحور الإعلان حول nanostack، وهي بنية ترانزستور ثلاثية الأبعاد طُوّرت في منشأة أبحاث أشباه الموصلات التابعة لـ IBM في ألباني، نيويورك. التصميم يكدس ويرتب الترانزستورات عموديًا في طبقتين مترابطتين، باستخدام مادة عازلة فائقة الرقة لفصلهما. هذا النهج يختلف جوهريًا عن تقنية النانوصفائح التي ابتكرتها IBM واعتمدتها الصناعة الأوسع – حيث ضغطت النانوصفائح الميزات في بعدين، بينما تضيف nanostack الكثافة في بعد ثالث.
"نحن لا نصنع ترانزستورات أصغر فحسب، بل نعيد اختراع كيفية بناء الرقاقات لتوفير طاقة وكفاءة أكبر بشكل كبير"، قال جاي غامبيتا، مدير أبحاث IBM وزميل IBM.
شريحة Nanostack تحقق كثافة مضاعفة تقريبًا وكفاءة طاقة أعلى بنسبة 70%
النتائج التقنية المنشورة لـ IBM، والمقدمة في مؤتمر VLSI 2026، تبلغ عن الآتي مقارنة بشريحة IBM ذات 2 نانومتر من عام 2021:
- كثافة ترانزستور مضاعفة تقريبًا
- أداء أعلى بنسبة تصل إلى 50%
- كفاءة طاقة أعلى بنسبة تصل إلى 70%
- تحسن بنسبة 40% في تحجيم SRAM
تحسين SRAM مهم تحديدًا لأعباء عمل الذكاء الاصطناعي. عرض النطاق الترددي للذاكرة على الرقاقة هو عامل مقيد لمسرعات الذكاء الاصطناعي، وتحسين تحجيم SRAM يسمح لمصممي الرقاقات بوضع ذاكرة أكبر بالقرب من المعالج دون زيادة المساحة أو استهلاك الطاقة.
IBM توضح أن تسمية عقدة 0.7 نانومتر تعكس جيل الكثافة
أرقام عُقَد العمليات الحديثة لم تعد تتوافق مع الأبعاد الفيزيائية الفعلية. طبقات قناة الترانزستور في تصميم nanostack من IBM يبلغ سمكها حوالي 5 نانومترات، أو حوالي 15 ذرة سيليكون. تسمية 0.7 نانومتر تعكس كثافة وأداء الجيل، وليس قياسًا مباشرًا لكل ميزة على الرقاقة. IBM أقرت بذلك مباشرة، مشيرة إلى أن طريقة nanostack تحقق المكاسب الفعالة المتوقعة من تحجيم أقل من 1 نانومتر عبر الاتجاه الرأسي بدلاً من تقليص كل بُعد أقرب إلى الحدود الذرية.
IBM تتوقع أن تدعم Nanostack عقدًا من التحجيم المستمر
واجهت صناعة أشباه الموصلات ضغوطًا متزايدة مع بلوغ الانكماش ثنائي الأبعاد التقليدي حدودًا فيزيائية، بما في ذلك النفق الكمومي وتبديد الحرارة وتكلفة التصنيع. تباطأت وتيرة المكاسب الناتجة عن تحسينات الطباعة الحجرية البحتة. نهج IBM يعالج ذلك بإضافة الكثافة من خلال التكامل التسلسلي ثلاثي الأبعاد. الشركة تتوقع أن بنية nanostack يمكنها دعم استمرار التحجيم لعقد من الزمن على الأقل من هذه النقطة.
دان هاتشيسون من Techinsights قال إن التطوير يضع "10 أو 15 سنة أخرى على خارطة الطريق". المنافسون الرئيسيون مثل Intel وSamsung وTSMC يسعون لاستراتيجيات ترانزستور ثلاثية الأبعاد ذات صلة، بما فيها تصاميم FET التكميلية. إعلان IBM يمثل عرضًا عمليًا لمسار مُتحقق منه عند عتبة أقل من 1 نانومتر.
IBM تجري أبحاثًا في منشأة ألباني بالتعاون مع شركاء صناعيين
تجري IBM هذا العمل إلى جانب شركاء يشملون Lam Research وTokyo Electron وSCREEN Semiconductor Solutions. منشأة ألباني ستستضيف أيضًا أداة طباعة حجرية بالأشعة فوق البنفسجية شديدة التطرف عالية الفتحة العددية من ASML، وهو نظام مطلوب للمرحلة التالية من تحجيم المنطق. IBM أعلنت بشكل منفصل خططًا لتشكيل Anderon، وهي مسبك كمي مستقل يهدف إلى تصنيع رقاقات كمومية على نطاق تجاري.
IBM ترى مسارًا للإنتاج في غضون خمس سنوات
شريحة nanostack لا تزال نموذجًا أوليًا بحثيًا، رغم أن IBM أكدت أنها أظهرت تشغيل عاكس CMOS وظيفي مع أداء التبديل المتوقع. IBM ترى مسارًا لاعتماد الإنتاج في غضون خمس سنوات كحد أدنى. الإعلان لا يشير إلى إصدار منتج وشيك – إنه يشير إلى أن الجيل القادم من الأجهزة في الصناعة له أساس هيكلي قابل للتطبيق.
الأسئلة الشائعة
ما الذي كشفت عنه IBM في مؤتمر VLSI 2026؟
IBM كشفت عن بنية رقاقات بأبعاد أقل من 1 نانومتر تُسمى nanostack في مؤتمر VLSI 2026، تحوي ما يقرب من 100 مليار ترانزستور عند عقدة 0.7 نانومتر مع تصميم ثلاثي الأبعاد يكدس الترانزستورات عموديًا في طبقتين مترابطتين.
كيف تقارن شريحة nanostack من IBM بشريحتها ذات 2 نانومتر من عام 2021؟
شريحة nanostack من IBM تحقق كثافة ترانزستور مضاعفة تقريبًا، وأداء أعلى بنسبة تصل إلى 50%، وكفاءة طاقة أعلى بنسبة تصل إلى 70%، وتحسن بنسبة 40% في تحجيم SRAM مقارنة بشريحة IBM ذات 2 نانومتر من عام 2021.
متى تتوقع IBM وصول شريحة nanostack إلى الإنتاج؟
ترى IBM مسارًا لاعتماد الإنتاج في غضون خمس سنوات كحد أدنى، مع توقع أن بنية nanostack تدعم استمرار تحجيم أشباه الموصلات لعقد من الزمن على الأقل.
