En 2026, la industria mundial de semiconductores está experimentando una profunda transformación estructural. Según la World Semiconductor Trade Statistics (WSTS), se prevé que el mercado global de semiconductores crezca un 89,9 % interanual, alcanzando los 1,5112 billones de dólares. El principal motor de este crecimiento explosivo es la demanda cada vez mayor de potencia de cálculo para IA. Sin embargo, más allá de la capacidad de fabricación de obleas, un segmento previamente pasado por alto—el empaquetado avanzado—está surgiendo silenciosamente como el nuevo cuello de botella que limita la entrega de chips de IA. En el centro de este cuello de botella se encuentra una tecnología llamada CoWoS.
CoWoS: la tecnología de empaquetado que define la era del chip de IA
CoWoS son las siglas de Chip-on-Wafer-on-Substrate, una tecnología de empaquetado avanzado 2,5D desarrollada por TSMC. Para apreciar su valor, primero debemos preguntarnos: ¿por qué los chips de IA requieren "empaquetado avanzado"?
El empaquetado tradicional de chips consiste en soldar los chips de cómputo y la memoria directamente sobre un sustrato PCB. Sin embargo, las pistas del PCB son demasiado anchas y las distancias de transmisión de señal demasiado largas para satisfacer las exigencias de ancho de banda del entrenamiento de IA, que puede alcanzar varios terabytes por segundo. CoWoS resuelve este problema utilizando TSVs (Through-Silicon Vias) de alta densidad y microbumps para situar GPUs o ASICs junto a chips HBM (High Bandwidth Memory) sobre un interposer de silicio. Las microinterconexiones densas dentro del interposer permiten enlaces de alta velocidad entre chips, que después se encapsulan conjuntamente sobre el sustrato.
Esta arquitectura aporta tres ventajas clave: un ancho de banda hasta decenas de veces superior al de la DDR tradicional, rompiendo efectivamente la "pared de memoria" en el entrenamiento de IA; distancias de transmisión de señal mucho más cortas, lo que reduce el consumo energético en la transferencia de datos; y la capacidad de integrar múltiples chiplets y HBMs en un solo encapsulado, superando las limitaciones de tamaño de los chips individuales.
TSMC lanzó oficialmente CoWoS en 2011 y, tras varias iteraciones, han surgido tres variantes principales:
CoWoS-S: utiliza un interposer de silicio completo, ofreciendo el mayor rendimiento y la tecnología más madura. El valor de una sola oblea de interposer CoWoS-S ronda los 10 000 dólares.
CoWoS-R: emplea un interposer de RDL (Redistribution Layer), equilibrando coste y rendimiento de interconexión.
CoWoS-L: la solución predominante actualmente, reemplaza el interposer monolítico de silicio ultragrande por un "puente de silicio localizado", lo que reduce la deformación y el coste, a la vez que soporta encapsulados de mayor tamaño y más pilas de HBM. El valor de un interposer CoWoS-L ha subido hasta unos 15 000 dólares, casi un 50 % más que el CoWoS-S.
Desde Hopper y Blackwell de NVIDIA hasta la última arquitectura Rubin, cada generación insignia de GPU está profundamente ligada al proceso CoWoS-L de TSMC. En pocas palabras, sin CoWoS, los chips de entrenamiento de modelos masivos actuales—con decenas de miles de millones de parámetros—no existirían.
¿Por qué el empaquetado avanzado se ha convertido en el nuevo cuello de botella para los chips de IA?
El cuello de botella en la producción de chips de IA está pasando de la fabricación de obleas (front-end) al empaquetado avanzado (back-end).
En primer lugar, la rápida expansión del tamaño de los chips reduce directamente la capacidad efectiva.
A medida que los parámetros de los modelos aumentan de decenas de miles de millones a billones, el tamaño de los chips de IA sigue creciendo. Según Li Xiao, director de marketing de Chengdu Yicheng Technology, el problema central de la capacidad CoWoS no es solo el lento ritmo de expansión, sino el aumento drástico del tamaño de los chips. Cuando los chips alcanzan cierto tamaño, el número de chips producidos por oblea cae en picado, reduciendo la capacidad efectiva. Por ejemplo, los chips de la serie Rubin de NVIDIA (con un interposer 5,5 veces el tamaño de la máscara): solo caben siete en una oblea de 300 mm, con una tasa de utilización de área de apenas el 45 %.
En segundo lugar, la demanda está explotando mucho más rápido de lo que puede expandirse la oferta.
Morgan Stanley prevé que la demanda global de CoWoS saltará de 689 000 unidades en 2025 a 1 394 000 en 2026, y hasta 2 694 000 en 2027—casi el triple en dos años. En 2023 y 2024, las cifras fueron apenas 117 000 y 372 000 unidades, respectivamente.
La expansión por el lado de la oferta es agresiva, pero sigue sin ser suficiente. TSMC informa de una capacidad mensual de CoWoS superior a 30 000 unidades en 2024, 70 000 en 2025 y una previsión inicial de 110 000 para finales de 2026, que finalmente alcanzó las 130 000. El objetivo para 2027 es de unas 200 000 unidades. Morgan Stanley estima 120 000 unidades para finales de 2026 y 200 000 para finales de 2027; Mizuho Asia eleva aún más las estimaciones a 140 000 en 2026 y 190 000–200 000 en 2027.
La enorme brecha entre capacidad y demanda constituye la base matemática más directa del "cuello de botella".
En tercer lugar, el empaquetado avanzado se ha convertido en la etapa central de fabricación que determina la potencia de cálculo, el ancho de banda y el rendimiento de los chips.
En la era post-Moore, las ganancias marginales por escalado de transistores disminuyen y los costes de construir y desarrollar fábricas avanzadas de obleas a 3 nm y menos se disparan. El foco de la industria se está desplazando hacia la partición en chiplets y la integración heterogénea, elevando el empaquetado de una simple etapa de ensamblaje a un factor crítico para el rendimiento final del chip.
¿El cuello de botella se está aliviando o solo está cambiando de lugar?
En 2026, existen opiniones divergentes sobre si el cuello de botella de CoWoS se está aliviando, con dos perspectivas aparentemente contradictorias pero en realidad complementarias.
Por un lado, la brecha entre oferta y demanda efectivamente se está reduciendo.
Los datos de la cadena de suministro muestran que, a medida que TSMC y sus socios amplían agresivamente la capacidad de empaquetado avanzado, se espera que la brecha entre oferta y demanda de CoWoS disminuya del 20 % a principios de 2026 al 10 % hacia final de año. La capacidad mensual de CoWoS de TSMC podría alcanzar las 120 000–140 000 unidades en 2026, con los socios OSAT añadiendo otras 50 000–60 000 unidades, acercando la capacidad total de la industria a las 200 000 unidades mensuales.
Los analistas de Wedbush confirman esta tendencia: "La reducción de la brecha de CoWoS del 20 % al 10 % hacia finales de 2026 sugiere que la tensión más aguda entre oferta y demanda para esta generación de empaquetado avanzado de chips de IA podría estar aliviándose ligeramente".
Por otro lado, "alivio del cuello de botella" no significa "eliminación del cuello de botella".
El informe de Nomura del 1 de julio de 2026 advierte que el ciclo de semiconductores de IA está lejos de su punto máximo, y la segunda mitad de 2026 podría ver un desajuste "épico" en la cadena de suministro. El verdadero cuello de botella está pasando de CoWoS a componentes más amplios como sustratos a nivel de oblea, PCBs y laminados recubiertos de cobre. El informe señala que muchos proveedores de componentes han subestimado el crecimiento de los pedidos impulsados por la IA en su planificación de capacidad.
Las comprobaciones de la cadena de suministro de J.P. Morgan ofrecen una visión más cautelosa: su modelo sugiere que la brecha entre oferta y demanda de empaquetado avanzado podría mantenerse en torno al 20 % en 2027–2028.
Aún más relevante, la estructura de la demanda está cambiando. Morgan Stanley proyecta que la demanda global de CoWoS alcanzará los 2 694 000 unidades en 2027, con NVIDIA como el mayor cliente (1 222 000 unidades, 45 % de cuota), pero con la demanda de AMD creciendo un 308 % (de 130 000 a 530 000 unidades). La cuota de NVIDIA sobre la demanda total caerá del 56 % en 2026 al 45 % en 2027—las cifras absolutas aumentan, pero la cuota se diluye. Se espera que la cuota de los TPU de Google pase del 23 % en 2026 al 27 % en 2027. El empaquetado de CPUs para servidores subirá del 11 % en 2025 al 24 % en 2027, convirtiéndose en la segunda mayor fuente de demanda tras las GPUs de NVIDIA.
La demanda está pasando de ser "impulsada por GPU" a "GPU+CPU+TPU+ASICs personalizados". Esto implica que, incluso si la capacidad de CoWoS se expande, la nueva demanda podría seguir absorbiendo toda la oferta adicional.
La carrera por la expansión: el "sprint extremo" de TSMC
Ante una avalancha de pedidos, TSMC está ampliando la capacidad de CoWoS a un ritmo sin precedentes.
En cuanto a inversiones de capital, Morgan Stanley informa que TSMC aumentará el capex a 56 000 millones de dólares en 2026 y 75 000 millones en 2027. En la presentación a inversores de TSMC, el capex total para 2026 se sitúa entre 52 000 y 56 000 millones, con un 10–20 % destinado a CoWoS y otros procesos de empaquetado avanzado.
Para la expansión de capacidad, TSMC sigue una estrategia dual: reacondicionar antiguas fábricas de 8 pulgadas y construir nuevas instalaciones dedicadas. Las bases principales, Chiayi AP7 y Southern Taiwan Science Park AP8, están incrementando líneas exclusivas de empaquetado, con el objetivo de alcanzar 130 000–140 000 unidades en el cuarto trimestre de 2026. La cadena de suministro señala que todas las nuevas plantas de TSMC operan turnos 24/7 para acelerar la construcción.
A nivel internacional, el proyecto de TSMC en Arizona (EE. UU.) prevé una inversión total de 165 000 millones de dólares, incluyendo ocho fábricas de obleas y cuatro instalaciones de empaquetado avanzado. Se espera que la primera línea de empaquetado comience la producción en masa alrededor de 2028.
En el ámbito tecnológico, TSMC planea lanzar una versión transitoria con tamaño de máscara 5,5x en 2026 y lograr la producción en masa de CoWoS de 9,5x en 2027, con un solo encapsulado que cubrirá casi 8 000 mm² y soportará sistemas de chips apilados en 3D. Además, TSMC está avanzando en el empaquetado panel-level CoPoS de próxima generación, con la filial Xinyu completando una línea piloto de CoPoS en Longtan.
Sin embargo, la expansión no está exenta de preocupaciones. TSMC aún no ha finalizado la asignación de pedidos a proveedores de equipos, lo que genera inquietud en la cadena de suministro ante posibles guerras de precios. Los plazos de entrega de equipos, desde el pedido hasta la entrega, son de al menos 7–9 meses, lo que incrementa la preocupación por posibles retrasos.
¿Cómo afecta la "guerra del empaquetado" de chips de IA a la industria cripto?
La escasez de capacidad de empaquetado avanzado está impactando el mercado de criptoactivos a través de varios canales.
Desde la perspectiva de la infraestructura de cómputo, el suministro de chips de IA influye directamente en el ritmo de construcción de centros de datos y de infraestructura cloud a nivel global. Morgan Stanley prevé que los 14 mayores proveedores de servicios cloud del mundo invertirán casi 1,3 billones de dólares en capex cloud para 2027. Estas instalaciones no solo son la columna vertebral física para el entrenamiento e inferencia de IA, sino también plataformas críticas para la operación de nodos blockchain y el despliegue de aplicaciones Web3. Si persisten los cuellos de botella en el empaquetado avanzado, podrían ralentizar la expansión de la infraestructura de cómputo global.
En cuanto al sentimiento de mercado y la correlación de precios de activos, el 27 de julio de 2026 (hora de Pekín), las acciones estadounidenses de semiconductores experimentaron una fuerte volatilidad. El Philadelphia Semiconductor Index cayó un 4,25 %, TSMC bajó casi un 3 %, AMD descendió un 3,29 % y NVIDIA retrocedió un 0,92 %. Al mismo tiempo, Bitcoin cotizaba a 65 387 dólares en Binance, un alza del 1,64 % en 24 horas; en Gate, Bitcoin rondaba los 65 150 dólares. Ethereum también repuntó, subiendo de un mínimo de 1 836 a 1 953 dólares.
La interacción entre las acciones de semiconductores y los criptoactivos es cada vez más compleja. Por un lado, los cuellos de botella en el suministro de chips de IA pueden retrasar la expansión de la infraestructura de cómputo, lo que podría limitar las redes blockchain que dependen de alto rendimiento. Por otro, los criptoactivos, como inversiones alternativas, pueden atraer flujos de cobertura cuando las tecnológicas se vuelven más volátiles. Este "efecto balancín" se evidenció el 27 de julio de 2026: mientras las acciones de semiconductores caían, Bitcoin se mantuvo firme por encima del soporte crítico de los 65 000 dólares.
A más largo plazo, IA y cripto están cada vez más entrelazados. Aplicaciones criptográficas como las pruebas de conocimiento cero y el cifrado homomórfico total dependen cada vez más de chips de alto rendimiento; campos emergentes como los mercados descentralizados de cómputo para IA y los protocolos DeFi impulsados por agentes de IA también requieren un suministro robusto de chips. Como "garganta" de la producción de chips de IA, los cambios en la capacidad de empaquetado avanzado impactarán profundamente en la intersección de estas industrias billonarias.
Conclusión
CoWoS ha pasado de ser un código técnico interno de TSMC a convertirse en el "cuello de botella clave" de la cadena de suministro global de IA, reflejando cambios profundos en la estructura de poder de la industria de semiconductores. En la era post-Moore, quien controla el empaquetado avanzado controla el ritmo de entrega de chips de IA.
En 2026, la capacidad mensual de CoWoS está acelerando de 30 000 a 200 000 unidades y la brecha entre oferta y demanda se reduce del 20 % al 10 %—pero "alivio del cuello de botella" no equivale a "eliminación del cuello de botella". El motor de la demanda se expande más allá de las GPUs de NVIDIA para incluir AMD, Google, Amazon, CPUs para servidores y ASICs personalizados. Esta carrera por la capacidad de empaquetado avanzado solo está en el descanso.
Para la industria cripto, los cambios en la cadena de suministro de chips de IA traen tanto desafíos como oportunidades. El ritmo de expansión de la infraestructura de cómputo, la correlación entre tecnológicas y criptoactivos, y la integración técnica cada vez más profunda entre ambos sectores hacen que el "empaquetado avanzado"—un tema aparentemente lejano del mundo de los semiconductores—sea relevante para la trayectoria a largo plazo de los mercados de criptoactivos. Entender CoWoS es comprender la lógica fundamental del suministro de chips de IA; y entender los chips de IA es captar el pulso subyacente de la productividad en la era digital.
Preguntas frecuentes
P1: ¿Cuál es la diferencia fundamental entre CoWoS y el empaquetado tradicional?
El empaquetado tradicional suelda los chips y la memoria directamente sobre un sustrato PCB, con pistas anchas y rutas de señal largas que no pueden satisfacer las necesidades de ancho de banda de los chips de IA. CoWoS utiliza un interposer de silicio para permitir interconexiones de alta densidad entre chips, ofreciendo un ancho de banda decenas de veces superior a las soluciones tradicionales y reduciendo significativamente el consumo energético.
P2: ¿Por qué la expansión de capacidad de CoWoS es tan lenta?
Existen tres razones principales: primero, los plazos de entrega de equipos son largos—los pedidos tardan 7–9 meses en enviarse; segundo, el tamaño de los chips sigue creciendo, reduciendo el número de chips por oblea; tercero, el empaquetado avanzado implica procesos de precisión, por lo que la construcción de nuevas líneas y la mejora del rendimiento requieren tiempo.
P3: ¿Cuándo se aliviará realmente el cuello de botella de capacidad de CoWoS?
Las previsiones de mercado apuntan a que la brecha entre oferta y demanda se reducirá del 20 % al 10 % hacia finales de 2026. Sin embargo, tanto Nomura como J.P. Morgan creen que el verdadero cuello de botella podría desplazarse a los sustratos, PCBs y otros componentes, con brechas que probablemente persistan en torno al 20 % en 2027–2028.
P4: ¿Cómo afectan los cambios en la oferta y demanda de CoWoS a la industria cripto?
El suministro de chips de IA afecta al ritmo de construcción de la infraestructura de cómputo global, lo que a su vez impacta en la operación de redes blockchain y el despliegue de aplicaciones Web3. También existe un "efecto balancín" entre las acciones de semiconductores y los criptoactivos: la volatilidad de las tecnológicas puede influir en el sentimiento del mercado cripto.
P5: Además de CoWoS, ¿qué otras tecnologías de empaquetado avanzado conviene vigilar?
TSMC está desarrollando la tecnología CoPoS (panel-level packaging) de próxima generación, con las GPUs de la futura arquitectura Feynman de NVIDIA previstas como primeras adoptantes. Otras nuevas rutas tecnológicas, como los sustratos de vidrio y CPO (co-packaged optics), también avanzan rápidamente.
