Em 2026, a indústria global de semicondutores está a atravessar uma profunda transformação estrutural. Segundo a World Semiconductor Trade Statistics (WSTS), prevê-se que o mercado mundial de semicondutores cresça 89,9% em termos homólogos, atingindo 1,5112 biliões $. O principal motor deste crescimento explosivo é a procura, cada vez maior, por capacidade computacional para IA. Contudo, para além da capacidade de fabrico de wafers, um segmento anteriormente negligenciado—o packaging avançado—está silenciosamente a emergir como o novo estrangulamento que limita a entrega de chips de IA. No centro deste constrangimento está uma tecnologia denominada CoWoS.
CoWoS: A Tecnologia de Packaging que Define a Era dos Chips de IA
CoWoS significa Chip-on-Wafer-on-Substrate, uma tecnologia de packaging avançado 2,5D desenvolvida pela TSMC. Para perceber o seu valor, é necessário perguntar: porque é que os chips de IA exigem "packaging avançado"?
O packaging tradicional de chips consiste em soldar os chips de computação e a memória diretamente num substrato PCB. No entanto, as pistas do PCB são demasiado largas e as distâncias de transmissão de sinal demasiado longas para satisfazer as exigências de largura de banda do treino de IA, que pode atingir vários terabytes por segundo. O CoWoS resolve este problema através da utilização de TSVs (Through-Silicon Vias) de alta densidade e micro-bumps para posicionar GPUs ou ASICs ao lado de chips HBM (High Bandwidth Memory) num interposer de silício. As micro-pistas densas no interposer possibilitam ligações de alta velocidade entre chips, que são depois encapsulados em conjunto no substrato.
Esta arquitetura proporciona três vantagens fundamentais: largura de banda até dezenas de vezes superior à da DDR tradicional, quebrando efetivamente a "parede da memória" no treino de IA; distâncias de transmissão de sinal significativamente mais curtas, reduzindo o consumo energético na transferência de dados; e a possibilidade de integrar múltiplos chiplets e HBMs num único encapsulamento, superando as limitações de dimensão dos chips individuais.
A TSMC lançou oficialmente o CoWoS em 2011 e, após várias iterações, emergiram três variantes principais:
CoWoS-S: Utiliza um interposer de silício completo, oferecendo o desempenho mais elevado e a tecnologia mais madura. O valor de um único wafer de interposer CoWoS-S ronda os 10 000 $.
CoWoS-R: Emprega um interposer RDL (Redistribution Layer), equilibrando custos e desempenho das interligações.
CoWoS-L: A solução atualmente predominante, substitui o interposer monolítico de silício de grandes dimensões por uma "ponte de silício localizada", reduzindo a deformação e o custo, ao mesmo tempo que suporta encapsulamentos de maior dimensão e mais stacks de HBM. O valor de um interposer CoWoS-L aumentou para cerca de 15 000 $, quase 50% acima do CoWoS-S.
Desde as arquiteturas Hopper e Blackwell da NVIDIA até à mais recente Rubin, todas as gerações de GPUs topo de gama estão profundamente ligadas ao processo CoWoS-L da TSMC. Em suma, sem o CoWoS, os chips de treino de modelos massivos—com dezenas de milhares de milhões de parâmetros—não existiriam.
Porque é que o Packaging Avançado se Tornou o Novo Estrangulamento dos Chips de IA?
O estrangulamento na produção de chips de IA está a deslocar-se do fabrico de wafers (front-end) para o packaging avançado (back-end).
Em primeiro lugar, a rápida expansão das dimensões dos chips está a reduzir diretamente a capacidade efetiva.
À medida que o número de parâmetros dos grandes modelos dispara de dezenas de milhares de milhões para biliões, o tamanho dos chips de IA continua a aumentar. Segundo Li Xiao, Chief Marketing Officer da Chengdu Yicheng Technology, o problema central da capacidade CoWoS não é apenas o ritmo lento de expansão—é o aumento dramático do tamanho dos chips. Quando os chips atingem certas dimensões, o número de chips produzidos por wafer cai abruptamente, reduzindo a capacidade efetiva. No caso dos chips da série Rubin da NVIDIA (com um interposer 5,5 vezes superior ao tamanho da máscara), apenas sete cabem num wafer de 300 mm, com uma taxa de utilização de área de apenas 45%.
Em segundo lugar, a procura está a explodir muito mais rapidamente do que a oferta pode crescer.
A Morgan Stanley prevê que a procura global de CoWoS salte de 689 000 unidades em 2025 para 1 394 000 em 2026, e para 2 694 000 em 2027—quase triplicando em dois anos. Em 2023 e 2024, os números foram de apenas 117 000 e 372 000 unidades, respetivamente.
A expansão do lado da oferta é agressiva, mas continua incapaz de acompanhar. A TSMC reporta uma capacidade mensal de CoWoS superior a 30 000 unidades em 2024, 70 000 em 2025, e um plano inicial de 110 000 para o final de 2026, que acabou por atingir 130 000. O objetivo para 2027 é cerca de 200 000 unidades. A Morgan Stanley estima 120 000 unidades até ao final de 2026 e 200 000 até ao final de 2027; a Mizuho Asia eleva as previsões para 140 000 em 2026 e 190 000–200 000 em 2027.
O enorme desfasamento entre capacidade e procura constitui a base matemática mais direta para o "estrangulamento".
Em terceiro lugar, o packaging avançado tornou-se a etapa central de fabrico que determina o poder computacional, a largura de banda e o rendimento dos chips.
Na era pós-Moore, os ganhos marginais do escalonamento de transístores estão a diminuir, e os custos de construção e desenvolvimento de fábricas de wafers avançadas a 3 nm e inferiores estão a disparar. O foco da indústria está a deslocar-se para a partição de chiplets e integração heterogénea, elevando o packaging de uma etapa tradicional de montagem para um fator crítico de desempenho final dos chips.
O Estrangulamento Está a Aliviar ou Apenas a Mudar de Lugar?
Em 2026, as opiniões divergem quanto ao alívio do estrangulamento do CoWoS, com duas perspetivas aparentemente contraditórias, mas na realidade complementares.
Por um lado, o desfasamento entre oferta e procura está efetivamente a diminuir.
Os dados da cadeia de abastecimento mostram que, à medida que a TSMC e os seus parceiros expandem agressivamente a capacidade de packaging avançado, o desfasamento CoWoS deverá reduzir-se de cerca de 20% no início de 2026 para aproximadamente 10% no final do ano. A capacidade mensal da TSMC poderá atingir 120 000–140 000 unidades em 2026, com os parceiros OSAT a acrescentar mais 50 000–60 000 unidades, aproximando a capacidade total do setor das 200 000 unidades por mês.
Os analistas da Wedbush confirmam esta tendência: "A redução do desfasamento CoWoS de 20% para cerca de 10% até ao final de 2026 sugere que a tensão mais aguda entre oferta e procura nesta geração de packaging avançado de chips de IA poderá estar a aliviar marginalmente."
Por outro lado, "alívio do estrangulamento" não significa "eliminação do estrangulamento".
O relatório da Nomura de 1 de julho de 2026 alerta que o ciclo dos semicondutores de IA está longe de atingir o pico, podendo o segundo semestre de 2026 assistir a um desfasamento "épico" na cadeia de abastecimento. O verdadeiro estrangulamento está a deslocar-se do próprio CoWoS para componentes mais amplos, como substratos a nível de wafer, PCBs e laminados revestidos a cobre. O relatório refere que muitos fornecedores de componentes subestimaram o crescimento das encomendas impulsionado pela IA nos seus planos de capacidade.
As verificações da cadeia de abastecimento da J.P. Morgan apresentam uma perspetiva mais cautelosa: o seu modelo sugere que o desfasamento entre oferta e procura de packaging avançado poderá manter-se em torno dos 20% em 2027–2028.
Mais importante ainda, a estrutura da procura está a mudar. A Morgan Stanley projeta que a procura global de CoWoS atinja 2 694 000 unidades em 2027, com a NVIDIA a manter-se como maior cliente (1 222 000 unidades, quota de 45%), mas com a procura da AMD a disparar 308% (de 130 000 para 530 000 unidades). A quota da NVIDIA na procura total cairá de cerca de 56% em 2026 para 45% em 2027—os números absolutos sobem, mas a quota dilui-se. Espera-se que a quota dos TPU da Google salte de 23% em 2026 para 27% em 2027. O packaging de CPUs para servidores subirá de 11% em 2025 para 24% em 2027, tornando-se a segunda maior fonte de procura após as GPUs da NVIDIA.
A procura está a deslocar-se de um modelo "centrado na GPU" para um modelo "GPU+CPU+TPU+ASICs personalizados". Isto significa que, mesmo com a expansão da capacidade CoWoS, a nova procura poderá continuar a absorver a oferta adicional.
A Corrida à Expansão: O "Sprint Extremo" da TSMC
Perante um volume avassalador de encomendas, a TSMC está a expandir a capacidade CoWoS a um ritmo sem precedentes.
No plano do investimento, a Morgan Stanley indica que a TSMC aumentará o capex para 56 mil milhões $ em 2026 e 75 mil milhões $ em 2027. O briefing para investidores da TSMC revela um capex total para 2026 fixado entre 52 e 56 mil milhões $, com 10–20% destinados ao CoWoS e a outros processos de packaging avançado.
Para expandir a capacidade, a TSMC segue uma estratégia dual: reconversão de fábricas antigas de 8 polegadas e construção de novas instalações dedicadas. As bases principais, Chiayi AP7 e Southern Taiwan Science Park AP8, estão a reforçar linhas exclusivas de packaging, com o objetivo de atingir 130 000–140 000 unidades no quarto trimestre de 2026. A cadeia de abastecimento refere que todas as novas fábricas da TSMC operam em turnos contínuos para acelerar a construção.
A nível internacional, o projeto da TSMC no Arizona, EUA, prevê um investimento total de 165 mil milhões $, incluindo oito fábricas de wafers e quatro instalações de packaging avançado. A primeira linha de packaging deverá iniciar produção em massa por volta de 2028.
No plano tecnológico, a TSMC planeia lançar uma versão transitória com tamanho de máscara 5,5x em 2026, e alcançar produção em massa de CoWoS com máscara 9,5x em 2027, com um único encapsulamento a cobrir quase 8 000 mm², suportando quatro sistemas de chips empilhados em 3D. A TSMC está também a avançar para o packaging CoPoS de próxima geração a nível de painel, com a subsidiária Xinyu a concluir uma linha piloto de CoPoS na unidade de Longtan.
Contudo, a expansão não está isenta de preocupações. A TSMC ainda não finalizou a atribuição de encomendas aos fornecedores de equipamentos, deixando a cadeia de abastecimento apreensiva quanto a potenciais guerras de preços. Os prazos de entrega de equipamentos, do pedido à entrega, são de pelo menos 7–9 meses, levantando dúvidas sobre o cumprimento atempado.
Como Afeta a "Guerra do Packaging" dos Chips de IA o Setor Cripto?
A limitação da capacidade de packaging avançado está a impactar o mercado de criptoativos por múltiplos canais.
Do ponto de vista da infraestrutura computacional, o fornecimento de chips de IA influencia diretamente o ritmo de construção de centros de dados e infraestruturas cloud a nível global. A Morgan Stanley prevê que os 14 maiores fornecedores mundiais de serviços cloud invistam quase 1,3 biliões $ em capex cloud até 2027. Estas instalações são não só a espinha dorsal física para treino e inferência de IA, mas também plataformas críticas para operações de nós blockchain e implementação de aplicações Web3. Se os estrangulamentos no packaging avançado persistirem, poderão abrandar a expansão da infraestrutura computacional global.
Em termos de sentimento de mercado e correlação de preços de ativos, a 27 de julho de 2026 (hora de Pequim), as ações de semicondutores nos EUA registaram forte volatilidade. O Philadelphia Semiconductor Index caiu 4,25%, a TSMC desceu quase 3%, a AMD recuou 3,29% e a NVIDIA desvalorizou 0,92%. Em simultâneo, o Bitcoin negociava nos 65 387 $ na Binance, uma subida de 1,64% em 24 horas; a Gate indicava o Bitcoin em cerca de 65 150 $. Também o Ethereum valorizou, subindo dos 1 836 $ para os 1 953 $.
A relação entre ações de semicondutores e criptoativos está cada vez mais complexa. Por um lado, os estrangulamentos no fornecimento de chips de IA podem atrasar a expansão da infraestrutura computacional, potencialmente condicionando redes blockchain dependentes de computação de alto desempenho. Por outro, os criptoativos, enquanto investimentos alternativos, podem atrair fluxos de cobertura em períodos de maior volatilidade das tecnológicas. Este "efeito balança" foi evidente a 27 de julho de 2026—enquanto as ações de semicondutores caíam, o Bitcoin mantinha-se acima do suporte crítico dos 65 000 $.
Numa perspetiva de longo prazo, IA e cripto estão cada vez mais interligados. Aplicações de criptografia como provas de conhecimento zero e encriptação homomórfica total dependem crescentemente de chips de alto desempenho; áreas emergentes como mercados descentralizados de computação para IA e protocolos DeFi baseados em agentes de IA também exigem um fornecimento robusto de chips. Sendo o "gargalo" da produção de chips de IA, as oscilações na capacidade de packaging avançado terão um impacto profundo na interseção destes setores de biliões de dólares.
Conclusão
O CoWoS evoluiu de um código técnico interno da TSMC para o "estrangulamento-chave" da cadeia global de fornecimento de IA, refletindo mudanças profundas na estrutura de poder da indústria de semicondutores. Na era pós-Moore, quem controla o packaging avançado controla o ritmo de entrega dos chips de IA.
Em 2026, a capacidade mensal de CoWoS está a acelerar dos 30 000 para os 200 000, e o desfasamento entre oferta e procura está a reduzir-se de 20% para 10%—mas "alívio do estrangulamento" não significa "eliminação do estrangulamento". O motor da procura está a expandir-se para além das GPUs da NVIDIA, incluindo AMD, Google, Amazon, CPUs para servidores e ASICs personalizados. Esta corrida à capacidade em torno do packaging avançado está apenas a meio.
Para o setor cripto, as mudanças na cadeia de fornecimento de chips de IA trazem desafios e oportunidades. O ritmo de expansão da infraestrutura computacional, a correlação entre tecnológicas e criptoativos, e a crescente integração técnica entre ambos os setores tornam o "packaging avançado"—um tema aparentemente distante dos semicondutores—relevante para a trajetória de longo prazo dos mercados de criptoativos. Compreender o CoWoS é perceber a lógica fundamental do fornecimento de chips de IA; e compreender os chips de IA é captar o pulso subjacente da produtividade na era digital.
FAQ
Q1: Qual é a diferença fundamental entre o CoWoS e o packaging tradicional?
O packaging tradicional solda chips e memória diretamente num substrato PCB, com pistas largas e caminhos de sinal longos que não conseguem satisfazer as exigências de largura de banda dos chips de IA. O CoWoS utiliza um interposer de silício para permitir interligações de alta densidade entre chips, proporcionando larguras de banda dezenas de vezes superiores às soluções tradicionais e reduzindo significativamente o consumo energético.
Q2: Porque é que a expansão da capacidade CoWoS é tão lenta?
Existem três razões principais: primeiro, os prazos de entrega dos equipamentos são longos—as encomendas demoram 7–9 meses a ser expedidas; segundo, os chips continuam a aumentar de tamanho, reduzindo o número de chips por wafer; terceiro, o packaging avançado envolve processos de precisão, pelo que a construção de novas linhas e o aumento do rendimento levam tempo.
Q3: Quando é que o estrangulamento da capacidade CoWoS irá realmente aliviar?
As previsões de mercado indicam que o desfasamento entre oferta e procura diminuirá de 20% para 10% até ao final de 2026. Contudo, a Nomura e a J.P. Morgan acreditam que o verdadeiro estrangulamento poderá deslocar-se para substratos, PCBs e outros componentes, mantendo-se lacunas em torno dos 20% em 2027–2028.
Q4: Como é que as alterações na oferta e procura de CoWoS afetam o setor cripto?
O fornecimento de chips de IA afeta o ritmo de expansão da infraestrutura computacional global, o que, por sua vez, impacta as operações de redes blockchain e a implementação de aplicações Web3. Existe também um "efeito balança" entre ações de semicondutores e criptoativos—a volatilidade das tecnológicas pode influenciar o sentimento do mercado cripto.
Q5: Além do CoWoS, que outras tecnologias de packaging avançado merecem atenção?
A TSMC está a desenvolver a tecnologia de packaging CoPoS (panel-level) de próxima geração, sendo esperado que as GPUs da futura arquitetura Feynman da NVIDIA sejam das primeiras a adotá-la. Outras abordagens inovadoras, como substratos de vidro e CPO (co-packaged optics), também estão a avançar rapidamente.
