IBM представляет чип Nanostack с техпроцессом 0,7 нм и 100 миллиардами транзисторов, достигая 70% прироста энергоэффективности

IBM объявила 25 июня о чипе с наностековой архитектурой на 0,7-нм техпроцессе, содержащем почти 100 миллиардов транзисторов с трёхмерной вертикальной архитектурой. По сравнению с 2-нм чипом IBM 2021 года, новая конструкция обеспечивает почти в 2 раза большую плотность транзисторов, до 50% большую производительность и до 70% повышения энергоэффективности, а также на 40% лучшую масштабируемость SRAM. Подход с 3D-стеком транзисторов, разработанный в исследовательском центре IBM в Олбани, штат Нью-Йорк, и представленный на VLSI 2026, решает проблемы ограничения пропускной способности встроенной памяти для ускорителей ИИ.

IBM видит путь к внедрению в производство в течение пяти лет, примерно к 2031 году. Компания прогнозирует, что наностековая архитектура сможет поддерживать как минимум десятилетие дальнейшего масштабирования полупроводников, продлевая действие закона Мура, поскольку традиционное двумерное уменьшение сталкивается с физическими ограничениями. Чип остаётся исследовательским прототипом с продемонстрированной функциональной работой КМОП.