Рамберс (Rambus Inc.) сегодня выпустила IP-ядро контроллера памяти HBM4E. Это решение — первый в отрасли продукт, специально разработанный для удовлетворения высоких требований к пропускной способности памяти, способный обеспечить потребности следующего поколения ускорителей искусственного интеллекта, графических процессоров и систем высокопроизводительных вычислений. Новый контроллер поддерживает скорость до 16 Гбит/с на вывод и обеспечивает до 4,1 ТБ/с памяти на каждый HBM4E-устройство.
Устройства HBM4E используют вертикально сложенные чипы DRAM, что обеспечивает очень высокую пропускную способность памяти и низкую задержку, особенно проявляющуюся в системах ИИ и высокопроизводительных вычислений. Эта конфигурация, поддерживающая ускорители ИИ, при соединении 8 стеков HBM4E достигает общей пропускной способности памяти более 32 ТБ/с, что идеально подходит для обучения крупных моделей и работы с ресурсоемкими вычислительными задачами.
Высокопроизводительная память стала фундаментальной технологией современных чипов ИИ, помогая сократить разрыв между пропускной способностью вычислений и скоростью доступа к памяти. Рамберс стремится обеспечить важное конкурентное преимущество в дизайне чипов ИИ с помощью этого IP-ядра контроллера.
Новое IP-ядро HBM4E разработано на основе более чем 100 успешных проектов по HBM и долгосрочного опыта в области интерфейсных IP для памяти. Оно включает функции надежности, что помогает клиентам добиться успеха при первичном запуске производства.
Это IP-ядро может использоваться совместно с решениями PHY для стандартных или специализированных соединений с третьими сторонами, формируя подсистему памяти HBM4E внутри 2.5D или 3D упаковки. Такой подход обеспечивает гибкость при интеграции в AI SoC или кастомные чипы, поддерживая разнообразные сценарии использования в облачных, корпоративных и периферийных системах. IP-ядро уже доступно по лицензии и предоставляется участникам программы раннего доступа для проектирования.
Посмотреть Оригинал
На этой странице может содержаться сторонний контент, который предоставляется исключительно в информационных целях (не в качестве заявлений/гарантий) и не должен рассматриваться как поддержка взглядов компании Gate или как финансовый или профессиональный совет. Подробности смотрите в разделе «Отказ от ответственности» .
Lambdas, с помощью первого в отрасли контроллера IP для HBM4E, революционизирует AI-решения
Рамберс (Rambus Inc.) сегодня выпустила IP-ядро контроллера памяти HBM4E. Это решение — первый в отрасли продукт, специально разработанный для удовлетворения высоких требований к пропускной способности памяти, способный обеспечить потребности следующего поколения ускорителей искусственного интеллекта, графических процессоров и систем высокопроизводительных вычислений. Новый контроллер поддерживает скорость до 16 Гбит/с на вывод и обеспечивает до 4,1 ТБ/с памяти на каждый HBM4E-устройство.
Устройства HBM4E используют вертикально сложенные чипы DRAM, что обеспечивает очень высокую пропускную способность памяти и низкую задержку, особенно проявляющуюся в системах ИИ и высокопроизводительных вычислений. Эта конфигурация, поддерживающая ускорители ИИ, при соединении 8 стеков HBM4E достигает общей пропускной способности памяти более 32 ТБ/с, что идеально подходит для обучения крупных моделей и работы с ресурсоемкими вычислительными задачами.
Высокопроизводительная память стала фундаментальной технологией современных чипов ИИ, помогая сократить разрыв между пропускной способностью вычислений и скоростью доступа к памяти. Рамберс стремится обеспечить важное конкурентное преимущество в дизайне чипов ИИ с помощью этого IP-ядра контроллера.
Новое IP-ядро HBM4E разработано на основе более чем 100 успешных проектов по HBM и долгосрочного опыта в области интерфейсных IP для памяти. Оно включает функции надежности, что помогает клиентам добиться успеха при первичном запуске производства.
Это IP-ядро может использоваться совместно с решениями PHY для стандартных или специализированных соединений с третьими сторонами, формируя подсистему памяти HBM4E внутри 2.5D или 3D упаковки. Такой подход обеспечивает гибкость при интеграции в AI SoC или кастомные чипы, поддерживая разнообразные сценарии использования в облачных, корпоративных и периферийных системах. IP-ядро уже доступно по лицензии и предоставляется участникам программы раннего доступа для проектирования.