JEDEC ประกาศมาตรฐาน SPHBM4 เพื่ออำนวยความสะดวกในการบรรจุภัณฑ์ขั้นสูงของชิป AI ช่วยอุตสาหกรรมซับสเตรต

ตามรายงานของ BlockBeats เมื่อวันที่ 3 กรกฎาคม บริษัทวิจัยเซมิคอนดักเตอร์ SemiAnalysis รายงานว่า JEDEC ได้ประกาศมาตรฐาน SPHBM4 (JESD330-4) ซึ่งใช้ DRAM stack แบบ HBM4 เดียวกัน แต่ใช้ชิปบัฟเฟอร์ที่แตกต่างกัน มาตรฐานนี้มีเป้าหมายเพื่อให้สามารถประกอบ HBM ในบรรจุภัณฑ์มาตรฐาน พร้อมลดการพึ่งพาบรรจุภัณฑ์ขั้นสูงที่มีราคาแพงและมีข้อจำกัดด้านอุปทาน

แตกต่างจาก HBM แบบดั้งเดิมที่ต้องอยู่ใกล้ GPU SPHBM4 ใช้ช่องสัญญาณซีเรียลความเร็วสูง ทำให้สามารถวางหน่วยความจำได้ไกลถึง 20 มิลลิเมตร ซึ่งขยายพื้นที่บรรจุภัณฑ์และเพิ่มวัสดุซับสเตรตต่อชิป การส่งสัญญาณ 32 Gbps ผ่านซับสเตรตอินทรีย์ต้องการความซับซ้อนทางไฟฟ้าที่สูงขึ้น จึงผลักดันให้เกิดการนำซับสเตรต ABF ความหนาแน่นสูง 20-28 ชั้น และซับสเตรตแก้วในอนาคตมาใช้