TSMC ยังคงใช้เครื่องมือ EUV ที่มีอยู่ เดินหน้าเลื่อนการนำ High-NA มาใช้ กระบวนการ A13 ตั้งเป้าไว้ที่ปี 2029

ข่าวประตูเมือง วันที่ 23 เมษายน — TSMC เปิดตัวเทคโนโลยีการผลิตและการบรรจุภัณฑ์ใหม่ที่ออกแบบมาเพื่อทำให้ชิปมีขนาดเล็กลงและทำงานได้เร็วขึ้น ขณะเดียวกันก็ประกาศว่าจะยังคงใช้เครื่อง EUV ของ ASML ที่มีอยู่แทนการนำเครื่องมือไลโธกราฟี High-NA รุ่นใหม่มาใช้

กระบวนการ A13 ของบริษัทตั้งเป้าเข้าสู่การผลิตในปี 2029 ขณะที่ N2U ถือเป็นตัวเลือกที่มีต้นทุนต่ำกว่าสำหรับชิปสมาร์ทโฟน แล็ปท็อป และชิป AI ภายในปี 2028 TSMC ตั้งเป้าที่จะบรรจุชิปขนาดใหญ่ 10 ตัวด้วยสแต็กหน่วยความจำ 20 สแต็ก เมื่อเทียบกับดีไซน์ Vera Rubin ของ Nvidia ที่มีชิปประมวลผล 2 ตัว และสแต็กหน่วยความจำ 8 สแต็ก

การตัดสินใจนี้แตกต่างจากคู่แข่งที่เดินหน้าพัฒนาเทคโนโลยี High-NA ได้เร็วกว่ากัน Intel ติดตั้งระบบ Twinscan EXE:5200B High-NA ของ ASML แล้ว และคาดว่าจะเข้าสู่การผลิตเชิงความเสี่ยง (risk production) ในปี 2027 โดยมีการส่งมอบปริมาณในปี 2028 Samsung ได้รับเครื่องสแกน High-NA เครื่องแรกในช่วงปลายปี 2025 และอีกเครื่องในครึ่งแรกของปี 2026 ขณะที่ SK Hynix ติดตั้งเครื่องมือ High-NA EUV ในเดือนกันยายน 2025 การเลือกของ TSMC สะท้อนถึงการพิจารณาด้านต้นทุนและความเสี่ยง มากกว่าจะเป็นการปฏิเสธเทคโนโลยี High-NA EUV แบบสิ้นเชิง

นักวิเคราะห์ระบุว่าอุปสรรคต่างๆ รวมถึงการจัดการความร้อน การขยายตัวของวัสดุ และการแตกร้าว ยังคงไม่ได้รับการแก้ไข ASML ยังคงรักษาสถานะเสมือนผูกขาดในระบบ EUV โดย ZEISS SMT, Lam Research และ Applied Materials อยู่ในตำแหน่งที่จะได้รับประโยชน์จากคลื่นการใช้จ่าย บริษัทผู้ผลิตชิปจีนอย่าง SMIC ยังไม่สามารถซื้อเครื่องมือ EUV ได้ภายใต้ข้อจำกัดการส่งออก