وفقاً لأحدث تقرير من شركة SemiAnalysis، فإن وحدة معالجة الموتر (TPU) من الجيل التالي من Google، والتي تحمل الاسم الرمزي 'Humufish'، ستتخلى عن تقنية التغليف المتقدم CoWoS التقليدية من TSMC وتعتمد عملية التغليف 2.5D EMIB-T الأحدث من Intel. تمثل هذه الخطوة أول نجاح لشركة Intel في تأمين عميل سحابي فائق الحجم لحلول التغليف المتقدم لديها.

تستخدم تقنية EMIB-T من Intel جسوراً سيليكونية بين الرقاقات لتحل محل الوسائط السيليكونية ذات المساحة الكبيرة المكلفة، مما يوفر تكاليف أقل وقابلية توسع أفضل. يدمج النموذج الجديد تقنية التوصيلات السيليكونية المارة (TSV) للتكامل غير المتجانس وتجميع HBM. تتوقع Intel أن تحقق EMIB-T تعقيداً في حجم الشبكة يتراوح بين 8 إلى 10 أضعاف بحلول عام 2026، مع كثافة تصنيعية ومعدلات إنتاجية تنافسية. يعالج تحول Google القيود المستمرة في سعة CoWoS من TSMC — حيث تحد العملية التقليدية من حجم الوسيط إلى حوالي 3.3 أضعاف أبعاد الشبكة، وتستمر في مواجهة نقص في العرض.

عرض المصدر

إخلاء المسؤولية: قد تكون المعلومات الواردة في هذه الصفحة مستمدة من مصادر خارجية وهي للمرجعية فقط. لا تمثل هذه المعلومات آراء أو وجهات نظر Gate ولا تشكل أي نصيحة مالية أو استثمارية أو قانونية. ينطوي تداول الأصول الافتراضية على مخاطر عالية. يرجى عدم الاعتماد حصرياً على المعلومات الواردة في هذه الصفحة عند اتخاذ القرارات. لمزيد من التفاصيل، يرجى الرجوع على إخلاء المسؤولية.

أخبار ذات صلة

منذ 1 س

رئيس الذكاء الاصطناعي في ميتا يدعي أن نموذج 'Watermelon' الجديد يصل إلى التكافؤ مع GPT-5.5 من OpenAI.

منذ 3 س

إنتل ترفع أسعار معالجات Core Ultra وXeon؛ Xeon 6980P يصل سعره إلى 13,955 دولاراً

منذ 17 س

كيكسيا تورد عينات من ذاكرة الفلاش من الجيل التالي إلى مراكز البيانات للذكاء الاصطناعي في 4 يوليو

07-04 00:40

SemiAnalysis تتوقع أن يتجاوز الإنفاق على الذاكرة في أنظمة Nvidia 30% بحلول نهاية عام 2026

07-03 03:01

جوجل تستبدل تغليف TSMC CoWoS بتغليف Intel EMIB-T للجيل التالي من TPU، مما يدعم حجم قالب أكبر بـ 8-10 أضعاف بحلول عام 2026.

تحليل متعمق