台积电坚持使用现有 EUV 工具，推迟 High-NA 采用；A13 工艺预计在 2029 年

Gate 新闻消息，4 月 23 日——台积电发布了新的制造和封装技术，旨在让芯片更小、更快，同时宣布它将继续使用现有的 ASML EUV 机器，而不是采用更新的 High-NA 光刻工具。

该公司的 A13 工艺计划在 2029 年进入量产，而 N2U 代表了一种面向智能手机、笔记本电脑和 AI 芯片的低成本选项。到 2028 年，台积电计划封装 10 颗大型芯片，并配备 20 个存储堆栈；相比之下，Nvidia 的 Vera Rubin 设计包含两颗计算芯片和八个存储堆栈。

这一决定与竞争对手在 High-NA 技术上推进更快形成对比。英特尔已安装 ASML 的 Twinscan EXE:5200B High-NA 系统，并预计在 2027 年进行风险量产，2028 年实现规模化产出。三星在 2025 年下半年收到了首台 High-NA 扫描仪，并在 2026 年上半年接收第二台；SK Hynix 则在 2025 年 9 月安装了一台 High-NA EUV 工具。台积电的选择反映的是成本与风险考量，而不是对 High-NA EUV 技术的彻底否定。

分析师指出，包括热管理、材料膨胀和开裂等挑战仍未得到解决。ASML 在 EUV 系统领域仍保持近乎垄断地位，ZEISS SMT、Lam Research 和 Applied Materials 有望从支出浪潮中受益。受出口限制影响，中国芯片制造商 SMIC 仍无法购买 EUV 工具。