Ouverture
Huawei a annoncé officiellement la « loi Tau (τ) » le 25 mai 2026, lors du Symposium international Circuits and Systems à Shanghai, marquant la première proposition de la Chine d’un principe directeur pour le développement de l’industrie mondiale des semi-conducteurs. He Tingbo, directeur de Huawei et président de l’activité semi-conducteurs, a prononcé le discours d’ouverture intitulé « Exploration et pratique de nouvelles voies de développement des semi-conducteurs ». Le même jour, He a publié un article évalué par les pairs intitulé « Une théorie d’échelle temporelle pour les systèmes électroniques multi-couches » sur la plateforme de prépublications de l’Académie chinoise des sciences, fournissant une explication technique détaillée et une base théorique pour la nouvelle loi.
La loi Tau propose de remplacer l’« échelle géométrique » — l’approche traditionnelle consistant à réduire la taille des transistors — par l’« échelle temporelle (τ) » comme principe fondamental d’optimisation pour l’évolution des semi-conducteurs et des systèmes électroniques. D’après le cadre de Huawei, ce changement répond à la réalité selon laquelle la loi de Moore n’apporte plus d’avantages significatifs après le nœud de 7 nanomètres, et l’accès aux technologies de lithographie avancées est devenu sévèrement limité et économiquement prohibitif pour de nombreux fabricants de puces. En comprimant systématiquement les retards de propagation des signaux grâce à des techniques d’innovation telles que le repliement logique et l’augmentation continue de la densité de transistors, la loi Tau vise à obtenir une évolution durable des semi-conducteurs sans s’appuyer principalement sur l’avancement des nœuds de procédé.
L’annonce a déclenché une réponse immédiate du marché : les actions de semi-conducteurs chinoises ont bondi le 25 mai, China Integrated Circuits (SMIC) étant échangée près de la limite de hausse, Huahong Semiconductor approchant une hausse de 20 % plafonnée, et les fournisseurs d’équipements Triotech (688072.SH) et Shengmei Shanghai (688082.SH) enregistrant des gains significatifs.
L’échelle temporelle (τ) remplace l’échelle géométrique
La loi Tau redéfinit fondamentalement l’objectif principal d’optimisation de l’industrie des semi-conducteurs. Au lieu de se concentrer exclusivement sur la réduction des dimensions des transistors, elle propose une réduction systématique de la constante de temps caractéristique τ — le temps nécessaire aux signaux pour se propager à travers chaque couche du système électronique —, du basculement des transistors au niveau picoseconde jusqu’à la réponse des charges de travail des centres de données au niveau seconde.
Historiquement, la mission principale de l’industrie des semi-conducteurs s’est centrée sur un objectif unique : réduire la taille des transistors. En 1965, Gordon Moore a observé que la densité de transistors doublait approximativement tous les deux ans. Une décennie plus tard, la théorie d’échelle de Dennard a complété cette observation, montrant qu’une réduction proportionnelle de la tension et de la taille pouvait maintenir constante la force du champ électrique. L’échelle géométrique et l’échelle de Dennard, ensemble, ont permis des améliorations exponentielles en termes de performance par watt et de performance par dollar sur près de cinquante ans.
D’après l’article publié par He Tingbo, ce contrat industriel a perdu sa pertinence. Au-delà du nœud de 7 nanomètres, l’échelle géométrique ne fournit plus d’avantages proportionnels. La conception de puces avancées au nœud de 2 nanomètres dépasse désormais 1 milliard de dollars de budget de développement. Pour des entreprises comme Huawei, qui n’ont pas accès aux équipements de lithographie les plus avancés, ces contraintes sont arrivées plus tôt et ont des conséquences plus sévères.
Au cours des six dernières années, l’équipe semi-conducteurs de Huawei a mené des recherches approfondies sur les SoC mobiles, les accélérateurs d’IA, l’architecture système et l’emballage. Leur conclusion : la réponse ne réside ni dans l’adoption de nouveaux nœuds de procédé ou d’architectures de transistors, mais dans le changement fondamental de l’objectif d’optimisation lui-même. Plutôt que l’échelle géométrique, le développement futur des systèmes électroniques doit viser l’échelle temporelle — réduire systématiquement la constante de temps caractéristique τ à travers chaque couche de la pile, du basculement des transistors au niveau picoseconde jusqu’aux temps de réponse des centres de données au niveau seconde.
Sur la base de ce principe, Huawei a conçu et produit en masse 381 puces au cours des six dernières années. La société publiera cet automne de nouvelles puces de smartphone Kirin qui mettent pleinement en œuvre la technologie de repliement logique, avec des performances substantiellement améliorées.
He Hui, directeur d’analyse des semi-conducteurs chez Omdia pour la Chine, a expliqué que le principe de la loi Tau applique aux entrailles des puces des principes de réseaux de communication — transmission élevée et faible latence — au lieu de s’appuyer uniquement sur des nœuds de procédé avancés pour créer de l’espace d’échelle et augmenter les nombres de transistors. Il a en outre noté qu’étant donné les contraintes sur les procédés avancés, Huawei combine ses avantages techniques avec son expertise en technologie de communication et des matériaux diélectriques améliorés pour dépasser les limites physiques et viser des percées technologiques alternatives.
Le repliement logique comme technologie centrale
L’article de He Tingbo identifie le repliement logique comme la mise en œuvre technique centrale de la loi Tau. L’article soutient que l’essence de la loi de Moore n’est pas la réduction géométrique, mais la technologie qui produit l’impact maximal pour les utilisateurs finaux. Des transistors plus petits améliorent les performances du système parce qu’ils commutent plus vite. Des lignes d’interconnexion plus denses améliorent les performances parce que les distances de transmission des signaux se raccourcissent. Une intégration plus élevée améliore les performances parce que les données franchissent moins de frontières. Chaque génération technologique compresse fondamentalement le temps — des picosecondes aux nanosecondes au niveau des dispositifs, des nanosecondes aux microsecondes au niveau des puces, des microsecondes aux secondes au niveau du système. L’échelle spatiale ne sert que d’outil pour comprimer le temps.
Par conséquent, le temps lui-même devrait fonctionner comme l’étalon de mesure principal. À chaque couche de la pile — transistor, circuit, puce et système — une constante de temps caractéristique τ peut être définie, et la réduire sert d’objectif d’optimisation unifié. L’échelle géométrique devient une approche technique parmi d’autres, plutôt que la seule méthode.
Paul Triolo, associé et vice-président au Albright Stonebridge Group, ainsi que responsable de la politique technologique pour la Chine, a interprété la loi Tau comme suit : l’approche de Huawei est simple — le progrès futur des semi-conducteurs ne dépend plus principalement de la réduction de la taille géométrique, mais de la compression de la constante de temps efficace τ à travers les couches de dispositifs, de circuits, de puces et de systèmes. Au niveau des dispositifs, ce mécanisme réduit la résistance et la capacitance. Au niveau des circuits, cela signifie utiliser une architecture de « repliement logique » tridimensionnelle pour raccourcir les fils et les trajets de signaux. Au niveau des puces, cela signifie une architecture matériel-logiciel et une co-conception silicium. Au niveau du système, cela signifie réduire la latence des interconnexions grâce à une sémantique mémoire unifiée et à des SuperPods étroitement intégrés.
Concernant précisément le repliement logique, Triolo a expliqué que Huawei le décrit comme une transition d’une disposition traditionnelle bidimensionnelle vers une architecture d’empilement vertical, où plusieurs couches logiques se replient vers le haut le long de l’axe Z. L’analogie de Huawei : passer de maisons de plain-pied à des immeubles multi-étages reliés par des ascenseurs. L’objectif est direct : sans dépendre entièrement de la réduction de la taille des transistors, réduire la distance de propagation des signaux, raccourcir les chemins critiques et augmenter la densité de transistors effective afin d’obtenir des améliorations de performances.
D’après l’article, le premier test d’échelle de production en série de l’échelle τ a eu lieu dans des applications pour appareils mobiles. Les SoC de smartphones possèdent des caractéristiques uniques : un seul chip constitue l’ensemble du système. Des architectures parallèles multi-interfaces ne peuvent pas être mises en œuvre ; même des milliers de nœuds ne peuvent pas compenser des vitesses de liaison lentes. Toute la performance délivrée aux utilisateurs provient d’une seule puce consommant seulement quelques watts et limitée par les contraintes de dissipation thermique des formats d’appareils portables.
De plus, après 2020, tandis que l’accès aux nœuds de procédé avancés est devenu restreint, la question critique est devenue la suivante : avec des nœuds de procédé fixés, comment les améliorations de performances générationnelles peuvent-elles continuer sur une seule puce ?
La réponse de Huawei : le repliement logique. Le repliement logique est une méthodologie de conception qui divise les circuits numériques, analogiques et de stockage en couches actives empilées verticalement suivant les principes de l’échelle temporelle, afin d’obtenir une optimisation coordonnée entre performances, consommation électrique et surface.
He Tingbo a déclaré que la puce de smartphone « Kirin 2026 » représente la première mise en œuvre réussie du repliement logique. Basé sur des principes entièrement nouveaux de conception de logique libre, il s’étend d’une architecture monocouche à une architecture bicouche et atteint des améliorations substantielles de la densité de transistors et des métriques associées. « Nous avons réalisé une série de progrès difficiles à obtenir uniquement grâce à la technologie de procédé avancée », a-t-il déclaré. Ces innovations atteindront progressivement des puces de production en 2027 et au-delà.
« Au cours de la prochaine décennie, nous continuerons à évoluer vers un repliement complet, voire un repliement multi-couches, en optimisant en continu les performances de bout en bout depuis les appareils, les circuits, les puces et les systèmes », a-t-il déclaré.
Triolo a noté que cette approche n’est pas entièrement nouvelle sur le plan technologique. L’industrie des semi-conducteurs a poursuivi cette direction pendant des années : l’avantage actuel de NVIDIA ne découle pas seulement de la densité de transistors, mais aussi de l’intégration au niveau système ; AMD poursuit l’empilement des chiplets et l’emballage avancé ; le succès des séries M d’Apple tient substantiellement à la localisation de la mémoire et à l’intégration verticale matériel-logiciel. « L’approche de Huawei distille ces tendances et les élève en une solution complète de l’ère post-loi de Moore », a déclaré Triolo.
D’après l’article, le repliement logique sur les SoC mobiles a permis une augmentation en échelon de densité de transistors de 55 % et un gain d’efficacité énergétique de 41 % sur des nœuds de dispositifs fixes (technologie de procédé inchangée). L’article prévoit qu’en 2031, la densité de transistors passera de 155 MT/mm² (millions de transistors par millimètre carré) à 400+ MT/mm² aux niveaux dispositif et circuit. La déclaration officielle de Huawei indique que d’ici 2031, les puces avancées basées sur la loi Tau atteindront une densité de transistors équivalente à une technologie de procédé de 1,4 nanomètre.
Impact sur l’industrie chinoise des semi-conducteurs
Dans la compétition mondiale des semi-conducteurs, l’industrie chinoise des semi-conducteurs fait face aux plus grandes difficultés et pressions en raison des contraintes sur la technologie de lithographie avancée. Cependant, la loi Tau de Huawei et de multiples prototypes de puces offrent une nouvelle direction à l’industrie chinoise — et à l’industrie mondiale — pour continuer à évoluer à l’ère post-loi de Moore.
De mai 2020 à mai 2026, Huawei a conçu et produit en masse 381 puces destinées aux marchés des systèmes mobiles, de l’intelligence artificielle, de l’automobile, de l’industrie et des infrastructures. Sur l’ensemble de ce portefeuille de produits, la théorie d’échelle τ a été validée.
Huawei a déclaré dans son article qu’en perspective, les fréquences des cœurs CPU devraient atteindre 4 GHz et plus d’ici 2029. L’efficacité énergétique des SoC Kirin devrait s’améliorer de plus de deux fois en trois à cinq ans dans des scénarios d’utilisation typiques. L’intégration du matériel d’IA devrait augmenter de plus de 100 fois d’ici 2035.
He Tingbo a déclaré que de 2026 à 2035, à mesure que de nombreuses technologies exploratoires seront progressivement mises en production, la densité de transistors continuera d’augmenter, la fréquence de fonctionnement continuera de croître et la société continuera de publier des puces de smartphone hautes performances. « Notre solution fonctionne et fonctionne bien. Les performances de nos nouvelles puces peuvent soutenir pleinement des benchmarks continus par rapport à des voies alternatives. »
Concernant le développement futur de l’industrie des semi-conducteurs, He Tingbo a déclaré : « L’avenir appartient assurément à la coopération ouverte. Dans la voie de la loi Tau, nous anticipons une collaboration étroite avec des scientifiques, ingénieurs et partenaires industriels du monde entier afin d’avancer conjointement le développement de l’industrie des semi-conducteurs et de l’électronique. »
He Hui estime que la divulgation de Huawei elle-même démontre une attitude : chercher l’optimisation au niveau système plutôt que de se mesurer uniquement à des limites physiques représente une tentative positive alors que la loi de Moore basée sur le silicium approche de limites fondamentales.
Hu Yanping, professeur distingué à l’Université de Finance et d’Économie de Shanghai, spécialiste des industries de technologies intelligentes et de la recherche sur l’économie intelligente, a caractérisé la loi Tau comme débloquant essentiellement des perspectives spatio-temporelles du calcul de puces de style Huawei : appliquer des principes de transformation de logique libre, optimiser physiquement les constantes de temps, utiliser le repliement logique pour augmenter la densité, coordonner l’ensemble de la pile pour améliorer l’efficacité, et reconstruire le système pour réduire la latence. Cela constitue un nouveau cadre distinct des perspectives précédentes mettant l’accent sur la précision du procédé, les multi-expositions DUV et les taux de rendement, avec des caractéristiques d’évolution de fusion technologique multidimensionnelle qui ne se limitent pas à l’ajout et à l’optimisation. Les observateurs de l’industrie devraient examiner non seulement le repliement logique, mais comprendre ce que représente fondamentalement la philosophie de conception de logique libre.
Hu Yanping a conclu que la loi Tau constitue à la fois une innovation théorique et une exploration pratique. « À mesure que la voie progresse, elle s’étend progressivement loin, au-delà du paysage familier de l’industrie des semi-conducteurs. »
FAQ
Q : Qu’est-ce que la loi Tau et en quoi diffère-t-elle de la loi de Moore ?
A : La loi Tau, annoncée officiellement par Huawei le 25 mai 2026, propose de remplacer l’« échelle géométrique » (réduction de la taille des transistors) par l’« échelle temporelle (τ) » (réduction des retards de propagation des signaux) comme principe directeur de l’évolution des semi-conducteurs. La loi de Moore, fondée sur le doublement de la densité de transistors environ tous les deux ans, n’apporte plus d’avantages proportionnels au-delà du nœud de procédé de 7 nanomètres. La loi Tau répond à cela en réduisant systématiquement la constante de temps caractéristique τ sur toutes les couches — du basculement des transistors (picosecondes) à la réponse des centres de données (secondes) —, permettant des améliorations de performances sans s’appuyer principalement sur l’avancement des nœuds de procédé.
Q : Qu’est-ce que le repliement logique et comment fonctionne-t-il ?
A : Le repliement logique est la technique de mise en œuvre centrale de la loi Tau. Il passe de la disposition traditionnelle bidimensionnelle des puces à un empilement vertical tridimensionnel, où plusieurs couches logiques se replient vers le haut le long de l’axe Z. En utilisant l’analogie de Huawei, cela ressemble à passer de maisons de plain-pied à des immeubles multi-étages reliés par des ascenseurs. En réduisant la distance de propagation des signaux, en raccourcissant les chemins critiques et en augmentant la densité de transistors effective sans dépendre de nœuds de procédé plus petits, le repliement logique permet des améliorations de performances. Sur des nœuds de procédé fixes, la mise en œuvre de Huawei a obtenu une augmentation de 55 % de la densité de transistors et un gain de 41 % d’efficacité énergétique.
Q : Quelles améliorations de performance Huawei sont-elles prévues grâce à la loi Tau ?
A : D’après l’article publié par Huawei, les fréquences des cœurs CPU devraient atteindre 4 GHz et plus d’ici 2029. L’efficacité énergétique des SoC Kirin est prévue en amélioration de plus de deux fois en trois à cinq ans dans des usages typiques. L’intégration du matériel d’IA est prévue en hausse de plus de 100 fois d’ici 2035. D’ici 2031, les puces avancées basées sur la loi Tau atteindront une densité de transistors équivalente à une technologie de procédé de 1,4 nanomètre.
