สมาชิกคณะกรรมการบริษัทหัวเว่ยและหัวหน้าหน่วยงานด้านธุรกิจเซมิคอนดักเตอร์ เหอ ติงโบ ได้ประกาศในการประชุม IEEE International Symposium on Circuits and Systems เมื่อวันที่ 26 พฤษภาคม โดยเปิดตัวสถาปัตยกรรมชิป “กฎการย่อขนาดของ Tau (τ)” และ “LogicFolding” พร้อมอ้างว่าสามารถเพิ่มความหนาแน่นทรานซิสเตอร์ได้ 55% และเพิ่มประสิทธิภาพด้านการใช้พลังงานได้ 41% โดยไม่ต้องพึ่งพาอุปกรณ์ไลโธกราฟี EUV แสงอัลตราไวโอเลตสุดขั้ว โดยตั้งเป้าในปี 2031 ให้ได้ความหนาแน่นทรานซิสเตอร์เทียบเท่ากระบวนการ 1.4nm
ตรรกะทางเทคนิคของกฎการย่อขนาดของ Tau: จากการลดขนาดเชิงเรขาคณิตสู่การปรับเวลา
นวัตกรรมหลักของกฎการย่อขนาดของ Tau อยู่ที่การเปลี่ยนเส้นทางทางเทคนิค: ในขณะที่กฎของมัวร์ (Moore's Law) แบบดั้งเดิมอาศัยการลดขนาดทางกายภาพของทรานซิสเตอร์ (ซึ่งต้องใช้เทคโนโลยีไลโธกราฟีที่ก้าวหน้ากว่า) กฎการย่อขนาดของ Tau กลับหันไปโฟกัสการปรับสัญญาณใน “โดเมนเวลา” โดยการลดภาระความต้านทานและความจุที่เกิดจากการแพร่กระจายของสัญญาณ เพื่อยกระดับความหนาแน่นทรานซิสเตอร์เชิงเทียบเท่า และหลีกเลี่ยงการพึ่งพาเครื่องไลโธกราฟีที่ล้ำหน้ากว่า
LogicFolding คือโครงสร้างการนำไปใช้ในเชิงกายภาพของกฎการย่อขนาดของ Tau ซึ่งทำให้วงจรลอจิกถูกพับและซ้อนเป็นกรอบสองชั้น ลดความยาวของการเชื่อมต่อภายใน ส่งผลให้ทั้งประสิทธิภาพการใช้พลังงานและความหนาแน่นทรานซิสเตอร์เพิ่มขึ้น พร้อมเป้าหมายเชิงปริมาณที่หัวเว่ยอ้าง: เพิ่มความหนาแน่นทรานซิสเตอร์ 55% และเพิ่มประสิทธิภาพการใช้พลังงาน 41% โดยในปี 2026 ความหนาแน่นทรานซิสเตอร์ของชิปตระกูลไคหลิน (麒麟) อยู่ที่ 238 MTr/mm² สิ่งที่ควรสังเกตคือ ตัวเลขเหล่านี้มาจากคำกล่าวภายในของหัวเว่ย ยังไม่ได้รับการยืนยันอย่างอิสระด้วยการทดสอบมาตรฐานจากบุคคลที่สาม
ข้อได้เปรียบด้านการแข่งขันของ NVIDIA ที่ยืนยันแล้ว และความท้าทายที่ยังต้องแก้
ข้อได้เปรียบด้านการแข่งขันของ NVIDIA ที่ยืนยันแล้ว: ระบบนิเวศซอฟต์แวร์ CUDA คือมาตรฐานของอุตสาหกรรมสำหรับการฝึกโมเดล AI ในปัจจุบัน ทำให้ต้นทุนการสลับของนักพัฒนาสูงมาก; ความร่วมมือการผลิต 3nm ของ TSMC ทำให้มั่นใจถึงสมรรถนะฮาร์ดแวร์ที่ล้ำสมัยที่สุดในปัจจุบัน; แผนการปรับใช้งานขนาดใหญ่ของ Vera CPU ในบริการคลาวด์ขนาดยักษ์ เช่น Oracle Cloud Infrastructure ได้รับการยืนยันแล้วแล้ว โดยนักวิเคราะห์ J Stern Chris Rossbach ระบุว่า: “ผู้ผลิตชิปรายนี้ในด้าน AI มีความโดดเด่นที่ไม่มีใครเทียบได้ เพราะต่างจากคู่แข่งที่มีทรัพยากรจำกัด มันมีทรัพยากรที่จะก้าวข้ามพวกเขาได้”
ความท้าทายที่หัวเว่ยยังต้องแก้ในที่รู้กัน: ยังไม่มีผลการทดสอบมาตรฐานแบบอิสระที่ยืนยันสมรรถนะในสภาพแวดล้อมการฝึก AI ขนาดใหญ่; ความสามารถในการผลิตตามเกณฑ์ (Yield Rate) ในเชิงการขยายขนาดยังไม่แน่ชัด; การยืนยันระดับระบบสำหรับการจัดการความร้อน ประสิทธิภาพด้านไฟฟ้า และโซลูชันการบูรณาการหน่วยความจำยังขาดอยู่; เส้นตายการบูรณาการชิป AI ของเสิ่นเจิ้น (昇騰 AI) อยู่ที่ปี 2030 ซึ่งห่างจากปัจจุบันอีก 4 ปี
คำถามที่พบบ่อย
กฎการย่อขนาดของ Tau สามารถหลีกเลี่ยงกำแพงเทคนิคของ EUV ไลโธกราฟีได้อย่างไร?
EUV (Extreme Ultraviolet Lithography) คืออุปกรณ์ที่จำเป็นสำหรับการผลิตชิปล้ำสมัยต่ำกว่า 7nm ในปัจจุบัน ซึ่งเนเธอร์แลนด์ ASML ผูกขาดการจัดหา และมาตรการคว่ำบาตรของสหรัฐฯ ได้ขัดขวางหัวเว่ยไม่ให้ได้อุปกรณ์ดังกล่าวตั้งแต่ปี 2019 กุญแจสำคัญของกฎการย่อขนาดของ Tau คือมันไม่ได้เพิ่มสมรรถนะด้วยการลดขนาดทางกายภาพของทรานซิสเตอร์ (ต้องใช้เทคโนโลยีไลโธกราฟีที่มีความยาวคลื่นสั้นกว่า) แต่เพิ่มประสิทธิภาพการแพร่กระจายสัญญาณและความหนาแน่นทรานซิสเตอร์เชิงเทียบเท่าผ่านการซ้อนแบบสามมิติ (3D Stacking) และการลดความยาวของการเชื่อมต่อภายใน (สถาปัตยกรรม LogicFolding) เส้นทางเทคนิคนี้ในเชิงทฤษฎีสามารถทำได้บนกระบวนการผลิตที่เข้าถึงได้ในจีนในปัจจุบัน (เช่น SMIC 7nm) เพื่อให้ได้ความหนาแน่นเชิงเทียบเท่าที่สูงขึ้น โดยหลีกเลี่ยงความต้องการโดยตรงต่ออุปกรณ์ไลโธกราฟีที่ล้ำหน้ายิ่งขึ้น
การเปิดตัวครั้งนี้เชื่อมโยงเชิงเล่าเรื่องกับเหตุการณ์ DeepSeek เมื่อปีที่แล้วอย่างไร?
ทั้ง DeepSeek และกฎการย่อขนาดของ Tau ต่างท้าทายสมมติฐานหลักของตลาดฝั่งตะวันตกที่ว่า “ความสามารถ AI ขั้นสูงจำเป็นต้องใช้ต้นทุนสูงและฮาร์ดแวร์ที่หายาก” DeepSeek แสดงให้เห็นถึงประสิทธิภาพของโมเดล AI ที่อยู่ในระดับเดียวกับ OpenAI โดยใช้ต้นทุนคำนวณที่ต่ำกว่า และกฎการย่อขนาดของ Tau อ้างว่าสามารถทำชิปความหนาแน่นสูงได้โดยไม่ต้องพึ่งพาฮาร์ดแวร์ขั้นสูงที่ถูกคว่ำบาตร ทั้งสองเหตุการณ์กระทบตรรกะ “พรีเมียมหายากด้านพลังการประมวลผล” ที่อยู่เบื้องหลังการประเมินมูลค่าของ NVIDIA โดยตรง และจุดประกายให้ตลาดกลับมาประเมินใหม่ว่าราคาหุ้นของ NVIDIA ในปัจจุบันมีพรีเมียมหายากรวมอยู่มากน้อยเพียงใด
สถาปัตยกรรม Rubin ของ NVIDIA ในปี 2026 และสถาปัตยกรรม Blackwell จะรับมือการแข่งขันที่อาจเกิดขึ้นจากจีนได้อย่างไร?
ไทม์ไลน์ฮาร์ดแวร์ของ NVIDIA ในปี 2026 ได้รับการยืนยันแล้ว: สถาปัตยกรรม Rubin สำหรับศูนย์ข้อมูล (R100 GPU + Vera CPU) ใช้กระบวนการผลิตที่ล้ำสมัยที่สุดของ TSMC และอยู่ระหว่างการวางแผนผลิตจำนวนมาก; ส่วนคอนซูเมอร์และเวิร์กสเตชันที่ใช้ Blackwell-based จะยังคงเปิดตัวซีรีส์ RTX 50 ต่อไป Oracle Cloud Infrastructure ได้ยืนยันแผนการปรับใช้ระบบ Vera CPU ขนาดใหญ่แล้ว NVIDIA มีซอฟต์แวร์เป็นเกราะป้องกัน (CUDA ecosystem) ซึ่งทำให้ตำแหน่งนำในตลาดโครงสร้างพื้นฐานการฝึก AI ทั่วโลกในระยะสั้นแทบยากที่จะถูกท้าทายโดยการแข่งขันจากฝั่งฮาร์ดแวร์โดยตรง โดยเฉพาะในตลาดนอกประเทศจีน แม้เส้นทางเทคโนโลยีของหัวเว่ยจะประสบความสำเร็จตามแผน การแข่งขันโดยตรงระหว่างชิป AI ของหัวเว่ยกับ GPU ของ NVIDIA ก็ยังต้องรอหลังปี 2030
