IBMCôngbốChipdưới1Nanometvới100TỷBóngBánDẫn,MởRộngĐịnhLuậtMoore

IBM vào thứ Năm đã công bố công nghệ chip dưới 1 nanometer đầu tiên trên thế giới, một nguyên mẫu nghiên cứu tại nút 0,7 nanometer chứa gần 100 tỷ bóng bán dẫn trên một con chip có kích thước bằng một cái móng tay.

• Key Takeaways:
• • Chip nanostack của IBM tại nút 0,7 nm chứa gần 100 tỷ bóng bán dẫn, mật độ gần gấp đôi so với chip IBM năm 2021.
• • Kiến trúc 3D mang lại hiệu suất năng lượng cao hơn tới 70%, nhắm vào các khối lượng công việc của bộ tăng tốc trí tuệ nhân tạo (AI) với cải thiện khả năng mở rộng SRAM lên tới 40%.
• • IBM Research nhìn thấy con đường đến sản xuất trong vòng năm năm và dự kiến thiết kế nanostack hỗ trợ ít nhất một thập kỷ mở rộng bán dẫn liên tục.

Một Kiến Trúc Mới, Không Chỉ Là Một Con Chip Nhỏ Hơn

Thông báo tập trung vào thứ mà IBM gọi là “nanostack”, một kiến trúc bóng bán dẫn ba chiều hoàn toàn mới được phát triển tại cơ sở nghiên cứu bán dẫn của họ ở Albany, New York. Thiết kế xếp chồng và đặt so le các bóng bán dẫn theo chiều dọc trong hai lớp liên kết, sử dụng một vật liệu điện môi siêu mỏng để ngăn cách chúng.

Cách tiếp cận đó khác biệt cơ bản so với công nghệ nanosheet mà IBM đi tiên phong và ngành công nghiệp rộng lớn hơn đã áp dụng. Nanosheet nén các tính năng trong hai chiều. Nanostack thêm mật độ ở chiều thứ ba.

“Chúng tôi không chỉ tạo ra các bóng bán dẫn nhỏ hơn, chúng tôi đang tái tạo lại cách chip được xây dựng để mang lại nhiều sức mạnh và hiệu quả năng lượng hơn đáng kể,” Jay Gambetta, Giám đốc IBM Research và IBM Fellow cho biết.

Những Con Số Cho Thấy Điều Gì

Kết quả kỹ thuật đã công bố của IBM, được trình bày tại VLSI 2026, báo cáo những điều sau so với chip 2 nm của IBM từ năm 2021:

• Mật độ bóng bán dẫn gần gấp 2 lần
• Hiệu suất cao hơn tới 50%
• Hiệu suất năng lượng cao hơn tới 70%
• Cải thiện 40% trong khả năng mở rộng SRAM

Sự cải thiện SRAM đặc biệt quan trọng đối với khối lượng công việc AI. Băng thông bộ nhớ trên chip là một yếu tố hạn chế đối với các bộ tăng tốc AI, và khả năng mở rộng SRAM tốt hơn cho phép các nhà thiết kế chip đặt nhiều bộ nhớ hơn gần bộ xử lý hơn mà không tăng diện tích hoặc mức tiêu thụ điện năng.

Tại Sao Nhãn 0,7 nm Cần Bối Cảnh

Các số hiệu nút quy trình hiện đại không còn tương ứng với kích thước vật lý theo nghĩa đen. Các lớp kênh bóng bán dẫn trong thiết kế nanostack của IBM đo độ dày khoảng 5 nanometer, tương đương khoảng 15 nguyên tử silicon. Chỉ định 0,7 nm phản ánh thế hệ mật độ và hiệu suất, không phải là phép đo trực tiếp của mọi tính năng trên chip.

IBM đã thừa nhận điều này một cách trực tiếp. Quan điểm của công ty là phương pháp nanostack mang lại những lợi ích hiệu quả mong đợi từ việc mở rộng dưới 1 nm bằng cách đi theo chiều dọc thay vì thu nhỏ mọi kích thước đến các giới hạn nguyên tử.

Một Con Đường Phía Trước Cho Định Luật Moore

Ngành công nghiệp bán dẫn đã phải đối mặt với áp lực ngày càng tăng khi việc thu nhỏ hai chiều truyền thống chạm đến các ràng buộc vật lý, bao gồm hiệu ứng đường hầm lượng tử, tản nhiệt và chi phí sản xuất. Tốc độ đạt được từ các cải tiến in thạch bản thuần túy đã chậm lại.

Cách tiếp cận của IBM giải quyết vấn đề này bằng cách thêm mật độ thông qua tích hợp tuần tự 3D. Công ty dự kiến kiến trúc nanostack có thể hỗ trợ ít nhất một thập kỷ mở rộng liên tục từ thời điểm này.

Dan Hutcheson của Techinsights cho biết sự phát triển này đặt “thêm 10, 15 năm nữa vào lộ trình.”

Các đối thủ cạnh tranh lớn như Intel, Samsung và TSMC đang theo đuổi các chiến lược bóng bán dẫn ba chiều liên quan, bao gồm các thiết kế FET bổ sung. Thông báo của IBM đại diện cho một minh chứng hoạt động của một con đường đã được xác minh tại ngưỡng dưới 1 nm.

Hệ Sinh Thái Nghiên Cứu Albany

IBM thực hiện công việc này cùng với các đối tác bao gồm Lam Research, Tokyo Electron và SCREEN Semiconductor Solutions. Cơ sở Albany cũng sẽ có một công cụ in thạch bản cực tím độ mở số cao từ ASML, một hệ thống cần thiết cho giai đoạn tiếp theo của mở rộng logic.

IBM đã riêng rẽ công bố kế hoạch thành lập Anderon, một xưởng đúc lượng tử độc lập nhằm sản xuất các tấm wafer lượng tử ở quy mô thương mại.

Lộ Trình Đến Sản Xuất

Chip nanostack vẫn là một nguyên mẫu nghiên cứu, mặc dù IBM đã xác nhận đã chứng minh hoạt động của bộ nghịch lưu CMOS với hiệu suất chuyển mạch dự kiến. IBM nhìn thấy con đường đến sản xuất thương mại sớm nhất là trong năm năm, tức khoảng năm 2031.

Thông báo không báo hiệu một bản phát hành sản phẩm sắp xảy ra. Nó báo hiệu rằng thế hệ phần cứng tiếp theo của ngành công nghiệp đã có một nền tảng cấu trúc khả thi.