根據《華爾街日報》的報導，7 月 23 日，輝達公布其 Vera CPU 架構的詳細技術規格，搭載 88 顆自訂 Olympus ARM 核心、1.2TB/s 的記憶體頻寬，以及 3.4TB/s 的片上互連頻寬。輝達將 Vera 定位在單執行緒延遲與 GPU 利用效率之間，並主張 AI 代理依賴反覆的 CPU-GPU 互動，而每一步都取決於前一步是否已完成。
AMD 則反駁稱，大規模量產的 AI 系統需要的是高併發吞吐量，而非單執行緒的原始效能。根據美國銀行分析師 Vivek Arya 的最新報告，在模擬的 100-kilowatt 機櫃部署中，AMD 的 EPYC 9965（Turin）相較於 Vera，在機櫃層級可提供約 2.4 倍的更高吞吐量；預計下一代 EPYC 6（Venice）將達到 3.3 倍。這場爭論反映了伺服器 CPU 市場的不同願景，該市場預計到 2030 年將達到 1700 億美元。AMD 將在本週四其 AI 2026 技術活動上正式展示其框架。
