Năm 2026, ngành công nghiệp bán dẫn toàn cầu đang trải qua một cuộc chuyển đổi cấu trúc sâu sắc. Theo thống kê của World Semiconductor Trade Statistics (WSTS), thị trường bán dẫn toàn cầu được dự báo sẽ tăng trưởng 89,9% so với cùng kỳ năm trước, đạt mức 1.5112 nghìn tỷ USD. Động lực chính thúc đẩy sự bùng nổ này là nhu cầu ngày càng tăng về sức mạnh tính toán AI. Tuy nhiên, bên cạnh năng lực sản xuất wafer, một phân khúc từng bị bỏ qua—đóng gói tiên tiến—đang âm thầm nổi lên như điểm nghẽn mới hạn chế nguồn cung chip AI. Trọng tâm của điểm nghẽn này là công nghệ mang tên CoWoS.
CoWoS: Công nghệ đóng gói định hình kỷ nguyên chip AI
CoWoS là viết tắt của Chip-on-Wafer-on-Substrate, một công nghệ đóng gói 2.5D tiên tiến do TSMC phát triển. Để hiểu được giá trị của CoWoS, trước tiên cần đặt câu hỏi: Vì sao chip AI cần "đóng gói tiên tiến"?
Đóng gói chip truyền thống thường hàn chip xử lý và bộ nhớ trực tiếp lên nền PCB. Tuy nhiên, đường dẫn trên PCB quá rộng và khoảng cách truyền tín hiệu quá dài, không đáp ứng được nhu cầu băng thông của quá trình huấn luyện AI, vốn có thể lên tới hàng terabyte mỗi giây. CoWoS giải quyết vấn đề này bằng cách sử dụng TSV (Through-Silicon Via) mật độ cao và micro-bump để đặt GPU hoặc ASIC cùng với chip HBM (High Bandwidth Memory) trên lớp đệm silicon (interposer). Các đường dẫn vi mô dày đặc bên trong interposer cho phép kết nối tốc độ cao giữa các chip, sau đó được đóng gói cùng nhau lên nền.
Kiến trúc này mang lại ba ưu điểm nổi bật: băng thông cao gấp nhiều lần DDR truyền thống, phá vỡ "bức tường bộ nhớ" trong huấn luyện AI; khoảng cách truyền tín hiệu ngắn hơn đáng kể, giúp giảm tiêu thụ điện năng khi truyền dữ liệu; và khả năng tích hợp nhiều chiplet và HBM trong một gói, vượt qua giới hạn kích thước của chip đơn lẻ.
TSMC chính thức ra mắt CoWoS vào năm 2011 và qua nhiều lần cải tiến, hiện có ba biến thể chính:
CoWoS-S: Sử dụng interposer silicon toàn phần, cho hiệu suất cao nhất và công nghệ ổn định nhất. Giá trị của một wafer interposer CoWoS-S khoảng 10.000 USD.
CoWoS-R: Dùng interposer RDL (Redistribution Layer), cân bằng giữa chi phí và hiệu quả kết nối.
CoWoS-L: Giải pháp chủ đạo hiện nay, thay thế interposer silicon nguyên khối siêu lớn bằng "cầu silicon cục bộ", giúp giảm biến dạng và chi phí, đồng thời hỗ trợ kích thước gói lớn hơn và nhiều stack HBM hơn. Giá trị của interposer CoWoS-L đã tăng lên khoảng 15.000 USD, cao hơn gần 50% so với CoWoS-S.
Từ Hopper và Blackwell của NVIDIA đến kiến trúc Rubin mới nhất, mọi thế hệ GPU flagship đều gắn liền với quy trình CoWoS-L của TSMC. Nói đơn giản, nếu không có CoWoS, những chip huấn luyện mô hình khổng lồ ngày nay—với hàng chục tỷ tham số—sẽ không thể tồn tại.
Vì sao đóng gói tiên tiến trở thành điểm nghẽn mới của chip AI?
Điểm nghẽn sản xuất chip AI đang chuyển từ khâu sản xuất wafer đầu vào sang đóng gói tiên tiến ở đầu ra.
Thứ nhất, kích thước chip tăng nhanh trực tiếp làm giảm năng lực hiệu quả.
Khi số tham số của mô hình lớn tăng từ hàng chục tỷ lên hàng nghìn tỷ, kích thước chip AI cũng ngày càng lớn. Theo ông Lý Tiêu, Giám đốc Marketing của Chengdu Yicheng Technology, vấn đề cốt lõi của năng lực CoWoS không chỉ là tốc độ mở rộng chậm, mà còn là sự tăng trưởng mạnh về kích thước chip. Khi chip đạt đến một kích thước nhất định, số chip sản xuất được trên mỗi wafer giảm mạnh, làm giảm năng lực hiệu quả. Ví dụ, chip dòng Rubin của NVIDIA (interposer lớn gấp 5,5 lần kích thước mask): chỉ có 7 chip đặt được trên một wafer 300 mm, tỷ lệ sử dụng diện tích chỉ đạt 45%.
Thứ hai, nhu cầu tăng bùng nổ vượt xa tốc độ mở rộng nguồn cung.
Morgan Stanley dự báo nhu cầu CoWoS toàn cầu sẽ tăng từ 689.000 đơn vị năm 2025 lên 1.394.000 năm 2026 và tiếp tục lên 2.694.000 năm 2027—gần gấp ba trong vòng hai năm. Năm 2023 và 2024, con số này chỉ là 117.000 và 372.000 đơn vị.
Nguồn cung mở rộng mạnh mẽ nhưng vẫn không theo kịp. TSMC công bố năng lực CoWoS hàng tháng đạt hơn 30.000 đơn vị năm 2024, 70.000 năm 2025 và kế hoạch ban đầu là 110.000 cuối năm 2026, thực tế đã đạt 130.000. Mục tiêu năm 2027 là khoảng 200.000 đơn vị. Morgan Stanley ước tính 120.000 đơn vị cuối năm 2026 và 200.000 cuối năm 2027; Mizuho Asia nâng dự báo lên 140.000 năm 2026 và 190.000–200.000 năm 2027.
Khoảng cách lớn giữa năng lực và nhu cầu tạo thành cơ sở toán học trực tiếp cho "điểm nghẽn".
Thứ ba, đóng gói tiên tiến trở thành khâu cốt lõi quyết định sức mạnh tính toán, băng thông và tỷ lệ thành phẩm của chip.
Sau kỷ nguyên Moore, lợi ích biên từ thu nhỏ transistor dần giảm, trong khi chi phí xây dựng và phát triển nhà máy wafer tiên tiến (3 nm trở xuống) tăng vọt. Ngành công nghiệp chuyển trọng tâm sang phân mảnh chiplet và tích hợp dị thể, nâng đóng gói từ khâu lắp ráp cuối cùng lên vị trí quyết định hiệu năng chip.
Điểm nghẽn đang giảm hay chỉ chuyển dịch?
Năm 2026, có nhiều ý kiến trái chiều về việc điểm nghẽn CoWoS có đang giảm hay không, với hai quan điểm tưởng như mâu thuẫn nhưng thực chất bổ sung cho nhau.
Một mặt, khoảng cách cung-cầu thực sự đang thu hẹp.
Dữ liệu chuỗi cung ứng cho thấy khi TSMC và các đối tác tăng tốc mở rộng năng lực đóng gói tiên tiến, khoảng cách cung-cầu CoWoS dự kiến giảm từ khoảng 20% đầu năm 2026 xuống còn khoảng 10% cuối năm. Năng lực CoWoS hàng tháng của TSMC có thể đạt 120.000–140.000 đơn vị năm 2026, các đối tác OSAT bổ sung thêm 50.000–60.000 đơn vị, đưa tổng năng lực ngành lên gần 200.000 đơn vị mỗi tháng.
Các nhà phân tích Wedbush xác nhận xu hướng này: "Khoảng cách CoWoS thu hẹp từ 20% xuống khoảng 10% cuối năm 2026 cho thấy căng thẳng cung-cầu nghiêm trọng nhất của đóng gói tiên tiến chip AI thế hệ này có thể đang giảm nhẹ."
Mặt khác, "giảm điểm nghẽn" không đồng nghĩa với "xóa điểm nghẽn".
Báo cáo ngày 01 tháng 07 năm 2026 của Nomura cảnh báo chu kỳ bán dẫn AI còn lâu mới đạt đỉnh, nửa cuối năm 2026 có thể chứng kiến sự mất cân đối chuỗi cung ứng "hoành tráng". Điểm nghẽn thực sự đang chuyển từ CoWoS sang các thành phần rộng hơn như nền wafer, PCB và laminate phủ đồng. Báo cáo lưu ý nhiều nhà cung cấp thành phần đã đánh giá thấp mức tăng trưởng đơn hàng do AI trong kế hoạch năng lực.
Kiểm tra chuỗi cung ứng của J.P. Morgan đưa ra góc nhìn thận trọng hơn: mô hình của họ cho thấy khoảng cách cung-cầu đóng gói tiên tiến có thể duy trì quanh mức 20% trong giai đoạn 2027–2028.
Quan trọng hơn, cấu trúc nhu cầu đang thay đổi. Morgan Stanley dự báo nhu cầu CoWoS toàn cầu sẽ đạt 2.694.000 đơn vị năm 2027, với NVIDIA vẫn là khách hàng lớn nhất (1.222.000 đơn vị, chiếm 45%), nhưng nhu cầu AMD tăng 308% (từ 130.000 lên 530.000 đơn vị). Tỷ trọng của NVIDIA trong tổng nhu cầu sẽ giảm từ khoảng 56% năm 2026 xuống 45% năm 2027—con số tuyệt đối tăng nhưng tỷ lệ bị pha loãng. Tỷ trọng TPU của Google dự kiến tăng từ 23% năm 2026 lên 27% năm 2027. Đóng gói CPU máy chủ sẽ tăng từ 11% năm 2025 lên 24% năm 2027, trở thành nguồn nhu cầu lớn thứ hai sau GPU của NVIDIA.
Nhu cầu đang chuyển từ "dẫn dắt bởi GPU" sang "GPU+CPU+TPU+ASIC tùy chỉnh". Điều này đồng nghĩa ngay cả khi năng lực CoWoS mở rộng, nhu cầu mới vẫn có thể hấp thụ toàn bộ nguồn cung bổ sung.
Cuộc đua mở rộng: "Nước rút cực đoan" của TSMC
Đối mặt với làn sóng đơn hàng, TSMC đang mở rộng năng lực CoWoS với tốc độ chưa từng có.
Về chi phí đầu tư, Morgan Stanley cho biết TSMC sẽ tăng vốn đầu tư lên 56 tỷ USD năm 2026 và 75 tỷ USD năm 2027. Báo cáo nhà đầu tư của TSMC tiết lộ tổng vốn đầu tư năm 2026 cố định ở mức 52–56 tỷ USD, trong đó 10–20% dành cho CoWoS và các quy trình đóng gói tiên tiến khác.
Về mở rộng năng lực, TSMC triển khai chiến lược hai hướng: cải tạo các nhà máy 8 inch cũ và xây dựng cơ sở mới chuyên biệt. Các cơ sở trọng điểm như Chiayi AP7 và Khu công nghệ Nam Đài Loan AP8 liên tục nâng cấp dây chuyền đóng gói riêng, hướng tới mục tiêu 130.000–140.000 đơn vị trong quý IV năm 2026. Chuỗi cung ứng ghi nhận tất cả nhà máy mới của TSMC đều vận hành theo ca 24/7 để đẩy nhanh tiến độ xây dựng.
Trên bình diện quốc tế, dự án Arizona của TSMC tại Mỹ lên kế hoạch tổng đầu tư 165 tỷ USD, gồm tám nhà máy wafer và bốn cơ sở đóng gói tiên tiến. Dây chuyền đóng gói đầu tiên dự kiến bắt đầu sản xuất hàng loạt vào khoảng năm 2028.
Về công nghệ, TSMC dự kiến ra mắt phiên bản chuyển tiếp với kích thước mask 5,5x năm 2026 và đạt sản xuất hàng loạt CoWoS kích thước mask 9,5x năm 2027, với một gói duy nhất phủ gần 8.000 mm², hỗ trợ bốn hệ thống chip xếp chồng 3D. TSMC cũng đang thúc đẩy đóng gói panel-level CoPoS thế hệ mới, với cơ sở Longtan của công ty con Xinyu đã hoàn thành dây chuyền thử nghiệm CoPoS.
Tuy nhiên, quá trình mở rộng không tránh khỏi lo ngại. TSMC vẫn chưa xác định xong phân bổ đơn hàng cho các nhà cung cấp thiết bị, khiến chuỗi cung ứng lo lắng về nguy cơ chiến tranh giá. Thời gian giao thiết bị từ đặt hàng đến nhận hàng tối thiểu là 7–9 tháng, làm dấy lên quan ngại về tiến độ đáp ứng.
"Cuộc chiến đóng gói" chip AI ảnh hưởng thế nào đến ngành crypto?
Năng lực đóng gói tiên tiến khan hiếm đang tác động đến thị trường tài sản crypto qua nhiều kênh.
Xét về hạ tầng tính toán, nguồn cung chip AI ảnh hưởng trực tiếp đến tốc độ xây dựng trung tâm dữ liệu và hạ tầng cloud toàn cầu. Morgan Stanley dự báo 14 nhà cung cấp dịch vụ cloud hàng đầu thế giới sẽ đầu tư gần 1,3 nghìn tỷ USD vào chi phí cloud đến năm 2027. Các cơ sở này không chỉ là nền tảng vật lý cho huấn luyện và suy luận AI, mà còn là nền tảng vận hành node blockchain và triển khai ứng dụng Web3. Nếu điểm nghẽn đóng gói tiên tiến tiếp tục kéo dài, tốc độ mở rộng hạ tầng tính toán toàn cầu có thể bị chậm lại.
Về tâm lý thị trường và mối liên hệ giá tài sản, ngày 27 tháng 07 năm 2026 (giờ Bắc Kinh), cổ phiếu bán dẫn Mỹ biến động mạnh. Chỉ số Philadelphia Semiconductor Index giảm 4,25%, TSMC giảm gần 3%, AMD giảm 3,29%, NVIDIA giảm 0,92%. Cùng thời điểm, Bitcoin giao dịch ở mức 65.387 USD trên Binance, tăng 1,64% trong 24 giờ; Gate ghi nhận Bitcoin khoảng 65.150 USD. Ethereum cũng tăng, từ mức thấp 1.836 USD lên 1.953 USD.
Mối tương tác giữa cổ phiếu bán dẫn và tài sản crypto ngày càng phức tạp. Một mặt, điểm nghẽn nguồn cung chip AI có thể trì hoãn mở rộng hạ tầng tính toán, gây ảnh hưởng đến mạng blockchain phụ thuộc vào hiệu năng cao. Mặt khác, tài sản crypto với vai trò đầu tư thay thế có thể thu hút dòng vốn phòng ngừa khi cổ phiếu công nghệ biến động mạnh. Hiệu ứng "bập bênh" này thể hiện rõ ngày 27 tháng 07 năm 2026—cổ phiếu bán dẫn lao dốc, Bitcoin vẫn giữ vững trên ngưỡng hỗ trợ 65.000 USD.
Xét về dài hạn, AI và crypto ngày càng gắn kết. Ứng dụng mật mã như zero-knowledge proof và mã hóa đồng hình hoàn toàn ngày càng phụ thuộc vào chip hiệu năng cao; các lĩnh vực mới như thị trường tính toán AI phi tập trung và giao thức DeFi do agent AI điều khiển cũng cần nguồn chip mạnh mẽ. Là "cổ họng" của sản xuất chip AI, biến động năng lực đóng gói tiên tiến sẽ ảnh hưởng sâu sắc đến điểm giao nhau của hai ngành hàng nghìn tỷ USD này.
Kết luận
CoWoS đã phát triển từ mã kỹ thuật nội bộ của TSMC thành "điểm nghẽn then chốt" của chuỗi cung ứng AI toàn cầu, phản ánh sự chuyển dịch quyền lực sâu sắc trong ngành bán dẫn. Sau kỷ nguyên Moore, ai kiểm soát đóng gói tiên tiến sẽ kiểm soát tốc độ cung ứng chip AI.
Năm 2026, năng lực CoWoS hàng tháng tăng tốc từ 30.000 lên 200.000 đơn vị, khoảng cách cung-cầu thu hẹp từ 20% xuống 10%—nhưng "giảm điểm nghẽn" không đồng nghĩa với "xóa điểm nghẽn". Động cơ nhu cầu đang mở rộng ra ngoài GPU NVIDIA, bao gồm AMD, Google, Amazon, CPU máy chủ và ASIC tùy chỉnh. Cuộc đua năng lực quanh đóng gói tiên tiến mới chỉ đến giữa chặng đường.
Đối với ngành crypto, biến động chuỗi cung ứng chip AI vừa là thách thức vừa là cơ hội. Tốc độ mở rộng hạ tầng tính toán, mối liên hệ giữa cổ phiếu công nghệ và tài sản crypto, cùng sự hội nhập kỹ thuật sâu sắc giữa hai lĩnh vực khiến "đóng gói tiên tiến"—một chủ đề tưởng như xa xôi của bán dẫn—trở nên có ý nghĩa thực tế với hướng đi dài hạn của thị trường tài sản crypto. Hiểu CoWoS là hiểu logic nền tảng của nguồn cung chip AI; và hiểu chip AI là nắm bắt nhịp đập năng suất của thời đại số.
FAQ
Q1: Sự khác biệt cơ bản giữa CoWoS và đóng gói truyền thống là gì?
Đóng gói truyền thống hàn chip và bộ nhớ trực tiếp lên nền PCB, với đường dẫn rộng và khoảng cách tín hiệu dài không đáp ứng được nhu cầu băng thông cao của chip AI. CoWoS sử dụng lớp đệm silicon cho phép kết nối mật độ cao giữa các chip, cung cấp băng thông cao gấp nhiều lần giải pháp truyền thống và giảm đáng kể tiêu thụ điện năng.
Q2: Vì sao mở rộng năng lực CoWoS lại chậm?
Có ba nguyên nhân chính: thứ nhất, chu kỳ giao thiết bị dài—đơn hàng mất 7–9 tháng mới chuyển giao; thứ hai, kích thước chip liên tục tăng, làm giảm số chip trên mỗi wafer; thứ ba, đóng gói tiên tiến đòi hỏi quy trình chính xác, nên xây dựng dây chuyền mới và nâng tỷ lệ thành phẩm cần nhiều thời gian.
Q3: Khi nào điểm nghẽn năng lực CoWoS sẽ thực sự giảm?
Dự báo thị trường cho thấy khoảng cách cung-cầu sẽ thu hẹp từ 20% xuống 10% cuối năm 2026. Tuy nhiên, Nomura và J.P. Morgan đều cho rằng điểm nghẽn thực sự có thể chuyển sang nền, PCB và các thành phần khác, với khoảng cách cung-cầu có khả năng duy trì quanh mức 20% trong giai đoạn 2027–2028.
Q4: Biến động cung-cầu CoWoS ảnh hưởng thế nào đến ngành crypto?
Nguồn cung chip AI ảnh hưởng đến tốc độ xây dựng hạ tầng tính toán toàn cầu, từ đó tác động đến vận hành mạng blockchain và triển khai ứng dụng Web3. Ngoài ra còn có hiệu ứng "bập bênh" giữa cổ phiếu bán dẫn và tài sản crypto—biến động cổ phiếu công nghệ có thể ảnh hưởng đến tâm lý thị trường crypto.
Q5: Ngoài CoWoS, còn công nghệ đóng gói tiên tiến nào đáng chú ý?
TSMC đang phát triển công nghệ đóng gói panel-level CoPoS thế hệ mới, với GPU kiến trúc Feynman sắp tới của NVIDIA dự kiến là sản phẩm đầu tiên áp dụng. Các hướng công nghệ mới như nền kính và CPO (co-packaged optics) cũng đang tiến triển nhanh chóng.
