JEDEC gibt SPHBM4-Standard bekannt: Erleichterung der fortschrittlichen KI-Chip-Verpackung und Stärkung der Substratindustrie.

Laut BlockBeats hat die Halbleiterforschungsfirma SemiAnalysis am 3. Juli berichtet, dass JEDEC den Standard SPHBM4 (JESD330-4) angekündigt hat. Dieser verwendet denselben HBM4-DRAM-Stack, jedoch mit anderen Buffer-Chips. Der Standard zielt darauf ab, die HBM-Montage in Standardgehäusen zu ermöglichen und gleichzeitig die Abhängigkeit von teuren und versorgungsbeschränkten fortschrittlichen Verpackungen zu verringern.

Im Gegensatz zu traditionellem HBM, das eine Nähe zu GPUs erfordert, nutzt SPHBM4 serielle Hochgeschwindigkeitskanäle, die eine Speicherplatzierung von bis zu 20 Millimetern Entfernung erlauben. Dies vergrößert die Verpackungsfläche und erhöht das Substratmaterial pro Chip. Die Signalübertragung mit 32 Gbps durch organische Substrate erfordert eine höhere elektrische Komplexität, was die Einführung von hochdichten ABF-Substraten mit 20–28 Schichten sowie zukünftigen Glassubstraten vorantreibt.