Google ersetzt TSMC CoWoS durch Intel EMIB-T Packaging für TPU der nächsten Generation, unterstützt 8-10x größere Die-Größe bis 2026

Laut SemiAnalysis gibt Google seinen nächsten Tensor Processing Unit (TPU) mit dem Codenamen Humufish die CoWoS-Advanced-Packaging-Technologie von Taiwan Semiconductor Manufacturing Company (TSMC) auf und setzt stattdessen auf Intels EMIB-T-2.5D-Packaging-Ansatz. Intel behauptet, dass sein EMIB-T Chip-Größen unterstützen kann, die 8- bis 10-mal größer sind als TSMCs CoWoS-S, das eine maximale Skalierbarkeit von etwa dem 3,3-fachen der Mask-Reticle-Größe aufweist. Dieser Wechsel markiert Intels Eintritt in die Lieferketten von Hyperscale-Cloud-Kunden und adressiert TSMCs anhaltende CoWoS-Kapazitätsengpässe, die die Produktion von KI-Beschleunigern eingeschränkt haben. EMIB-T verwendet miniaturisierte Siliziumbrücken anstelle großer Silizium-Interposer und zielt auf verbesserte Kosteneffizienz und Designflexibilität ab, wobei Intel bis 2026 wettbewerbsfähige Ausbeuten und Rechendichte verspricht.
Disclaimer: The information on this page may come from third-party sources and is for reference only. It does not represent the views or opinions of Gate and does not constitute any financial, investment, or legal advice. Virtual asset trading involves high risk. Please do not rely solely on the information on this page when making decisions. For details, see the Disclaimer.
Kommentieren
0/400
Keine Kommentare