TSMC bleibt bei bestehenden EUV-Tools und verschiebt die Einführung von High-NA; A13-Prozess für 2029 anvisiert

Gate News-Meldung, 23. April — TSMC stellte neue Fertigungs- und Verpackungstechnologien vor, die darauf ausgelegt sind, Chips kleiner und schneller zu machen. Gleichzeitig kündigte das Unternehmen an, weiterhin bestehende ASML-EUV-Maschinen zu verwenden, statt neuere High-NA-Lithografie-Tools einzuführen.

Der Prozess A13 des Unternehmens soll 2029 in die Produktion gehen, während N2U eine kostengünstigere Option für Smartphone-, Laptop- und KI-Chips darstellt. Bis 2028 will TSMC 10 große Chips mit 20 Speicherstapeln verpacken, verglichen mit Nvidias Vera-Rubin-Design, das zwei Compute-Chips und acht Speicherstapel vorsieht.

Die Entscheidung steht im Kontrast zu Wettbewerbern, die bei der High-NA-Technologie schneller vorankommen. Intel hat bereits das Twinscan-EXE:5200B-High-NA-System von ASML installiert und rechnet mit einer Risk-Produktion im Jahr 2027 sowie mit Serienauslieferungen im Jahr 2028. Samsung erhielt seinen ersten High-NA-Scanner Ende 2025 und einen zweiten in der ersten Hälfte von 2026, während SK Hynix im September 2025 ein High-NA-EUV-Tool installiert hat. Die Entscheidung von TSMC spiegelt Kosten- und Risikobetrachtungen wider, statt eine vollständige Absage an die High-NA-EUV-Technologie.

Analysten stellten fest, dass Herausforderungen einschließlich Wärmemanagement, Materialausdehnung und Rissbildung weiterhin ungelöst sind. ASML hält in EUV-Systemen nahezu ein Monopol, wobei ZEISS SMT, Lam Research und Applied Materials dafür positioniert sind, von der Investitionswelle zu profitieren. Der chinesische Chiphersteller SMIC bleibt aufgrund von Exportbeschränkungen weiterhin nicht in der Lage, EUV-Tools zu kaufen.