Googles TPU der nächsten Generation „Humufish“ wechselt von TSMC CoWoS zu Intel EMIB-T-Packaging.

Laut einem aktuellen Bericht von SemiAnalysis wird die nächste Generation der Tensor Processing Unit (TPU) von Google mit dem Codenamen „Humufish“ auf TSMCs etablierte CoWoS-Advanced-Packaging-Technologie verzichten und stattdessen Intels neuesten EMIB-T-2.5D-Packaging-Prozess einsetzen. Dieser Schritt ist Intels erster Erfolg bei der Gewinnung eines Hyperscale-Cloud-Kunden für seine Advanced-Packaging-Lösungen.

Intels EMIB-T verwendet Siliziumbrücken zwischen den Chips, um teure großflächige Silizium-Interposer zu ersetzen, was geringere Kosten und bessere Skalierbarkeit bietet. Die neue Variante integriert TSV-Technologie (Through-Silicon Vias) für heterogene Integration und HBM-Stapelung. Intel erwartet, dass EMIB-T bis 2026 eine 8- bis 10-fache Reticle-Größenkomplexität erreicht, bei wettbewerbsfähiger Fertigungsdichte und Ausbeute. Googles Wechsel adressiert TSMCs anhaltende CoWoS-Kapazitätsengpässe – der konventionelle Prozess begrenzt die Interposergröße auf etwa das 3,3-fache der Reticle-Abmessungen und leidet weiterhin unter Lieferengpässen.